123 #define S32CC_PLL_OUT_DIV_INIT(PARENT, INDEX)  \  argument
128 	.parent = &(PARENT).desc,              \
132 #define S32CC_PLL_OUT_DIV_INIT(PARENT, INDEX)  \  argument
137 	.parent = &(PARENT).desc,              \
148 #define S32CC_DFS_INIT(PARENT, INSTANCE) \  argument
153 	.parent = &(PARENT).desc,        \
164 #define S32CC_DFS_DIV_INIT(PARENT, INDEX) \  argument
169 	.parent = &(PARENT).desc,         \
179 #define S32CC_FIXED_DIV_INIT(PARENT, RATE_DIV) \  argument
184 	.parent = &(PARENT).desc,              \
202 #define S32CC_FREQ_CLK(PARENT_MODULE, PARENT, MIN_F, MAX_F) \  argument
207 	.pclock = (PARENT),                                 \
219 #define S32CC_CHILD_CLK(PARENT, MIN_F, MAX_F) \  argument
220 	S32CC_FREQ_CLK(NULL, &(PARENT), MIN_F, MAX_F)
271 #define S32CC_PART_BLOCK(PARENT, BLOCK_TYPE) \  argument
272 	S32CC_PART_BLOCK_STATUS(PARENT, BLOCK_TYPE, true)
274 #define S32CC_PART_BLOCK_NO_STATUS(PARENT, BLOCK_TYPE) \  argument
275 	S32CC_PART_BLOCK_STATUS(PARENT, BLOCK_TYPE, false)
283 #define S32CC_PART_BLOCK_LINK(PARENT, BLOCK)     \  argument
288 	.parent = &(PARENT).desc,                \
299 #define S32CC_CGM_DIV_INIT(PARENT, INDEX) \  argument
304 	.parent = &(PARENT).desc,         \