Lines Matching +full:0 +full:x40000000

181 CFG_DRAM_BASE ?= 0x40000000
188 CFG_DRAM_BASE ?= 0x40000000
195 CFG_DRAM_BASE ?= 0x40000000
202 CFG_DRAM_BASE ?= 0x40000000
209 CFG_DRAM_BASE ?= 0x80000000
217 CFG_DRAM_BASE ?= 0x80000000
225 CFG_DRAM_BASE ?= 0x80000000
232 CFG_DRAM_BASE ?= 0x80000000
242 CFG_DRAM_BASE ?= 0x80000000
255 CFG_DRAM_BASE ?= 0x80000000
267 CFG_DRAM_BASE ?= 0x80000000
279 CFG_DRAM_BASE ?= 0x80000000
292 CFG_DDR_SIZE ?= 0x40000000
293 CFG_NS_ENTRY_ADDR ?= 0x80800000
298 CFG_DDR_SIZE ?= 0x40000000
304 CFG_DDR_SIZE ?= 0x20000000
305 CFG_NS_ENTRY_ADDR ?= 0x87800000
306 CFG_DT_ADDR ?= 0x83100000
314 CFG_DDR_SIZE ?= 0x20000000
315 CFG_NS_ENTRY_ADDR ?= 0x80800000
320 CFG_DDR_SIZE ?= 0x20000000
321 CFG_NS_ENTRY_ADDR ?= 0x87800000
322 CFG_DT_ADDR ?= 0x83100000
329 CFG_DDR_SIZE ?= 0x40000000
330 CFG_NS_ENTRY_ADDR ?= 0x60800000
337 CFG_DDR_SIZE ?= 0x40000000
338 CFG_NS_ENTRY_ADDR ?= 0x12000000
343 CFG_DDR_SIZE ?= 0x80000000
344 CFG_NS_ENTRY_ADDR ?= 0x12000000
349 CFG_DDR_SIZE ?= 0x80000000
354 CFG_DDR_SIZE ?= 0x40000000
355 CFG_NS_ENTRY_ADDR ?= 0x12000000
359 CFG_DDR_SIZE ?= 0x40000000
360 CFG_NS_ENTRY_ADDR ?= 0x12000000
365 CFG_NS_ENTRY_ADDR ?= 0x80800000
366 CFG_DDR_SIZE ?= 0x40000000
370 CFG_NS_ENTRY_ADDR ?= 0x80800000
371 CFG_DDR_SIZE ?= 0x80000000
375 CFG_DDR_SIZE ?= 0x80000000
376 CFG_NS_ENTRY_ADDR ?= 0x80800000
380 CFG_DDR_SIZE ?= 0x40000000
381 CFG_NS_ENTRY_ADDR ?= 0x80800000
385 CFG_DDR_SIZE ?= 0x40000000
390 CFG_DDR_SIZE ?= 0x20000000
391 CFG_NS_ENTRY_ADDR ?= 0x80800000
395 CFG_DDR_SIZE ?= 0x10000000
396 CFG_NS_ENTRY_ADDR ?= 0x80800000
401 CFG_DDR_SIZE ?= 0x10000000
402 CFG_NS_ENTRY_ADDR ?= 0x80800000
406 CFG_DDR_SIZE ?= 0x10000000
411 CFG_DDR_SIZE ?= 0xc0000000
416 CFG_DDR_SIZE ?= 0x80000000
421 CFG_DDR_SIZE ?= 0x40000000
423 CFG_NSEC_DDR_1_BASE ?= 0x80000000UL
424 CFG_NSEC_DDR_1_SIZE ?= 0x40000000UL
428 CFG_DDR_SIZE ?= 0x40000000
435 CFG_DDR_SIZE ?= 0x80000000
442 CFG_DDR_SIZE ?= 0x80000000
447 CFG_DDR_SIZE ?= UL(0x180000000)
454 CFG_DDR_SIZE ?= 0x40000000
461 CFG_DDR_SIZE ?= 0x40000000
468 CFG_DDR_SIZE ?= UL(0x180000000)
470 CFG_TZDRAM_START ?= 0x56000000
476 CFG_DDR_SIZE ?= 0x80000000
478 CFG_NSEC_DDR_1_BASE ?= 0x880000000UL
479 CFG_NSEC_DDR_1_SIZE  ?= 0x380000000UL
484 CFG_DDR_SIZE ?= 0x40000000
490 CFG_DDR_SIZE ?= 0x40000000
492 CFG_NSEC_DDR_1_BASE ?= 0x800000000UL
493 CFG_NSEC_DDR_1_SIZE ?= 0x400000000UL
498 CFG_DDR_SIZE ?= 0x80000000
503 CFG_DDR_SIZE ?= 0x80000000
508 CFG_DDR_SIZE ?= 0x80000000
510 CFG_NSEC_DDR_1_BASE ?= 0x100000000UL
511 CFG_NSEC_DDR_1_SIZE ?= 0x380000000UL
528 CFG_DRAM_BASE ?= 0x10000000
533 CFG_DRAM_BASE ?= 0x80000000
538 CFG_DRAM_BASE ?= 0x80000000
543 CFG_DRAM_BASE ?= UL(0x60000000)
553 CFG_DTB_MAX_SIZE ?= 0x20000
554 CFG_PAGEABLE_ADDR ?= 0
576 include core/arch/arm/cpu/cortex-armv8-0.mk
587 CFG_TZDRAM_SIZE ?= 0x01e00000
588 CFG_SHMEM_SIZE ?= 0x00200000