167 #define	ISSIM_ENAB(sih)	TRUE  argument
169 #define	ISSIM_ENAB(sih)	FALSE  argument
176 #define PMUCTL_ENAB(sih)	(BCMPMUCTL)  argument
178 #define PMUCTL_ENAB(sih)	((sih)->cccaps & CC_CAP_PMU)  argument
182 #define AOB_ENAB(sih)  (BCMAOBENAB)  argument
184 #define AOB_ENAB(sih)	((sih)->ccrev >= 35 ? \  argument
185 			((sih)->cccaps_ext & CC_CAP_EXT_AOB_PRESENT) : 0)
190 #define CCCTL_ENAB(sih)		(0)  argument
191 #define CCPLL_ENAB(sih)		(0)  argument
193 #define CCCTL_ENAB(sih)		((sih)->cccaps & CC_CAP_PWR_CTL)  argument
194 #define CCPLL_ENAB(sih)		((sih)->cccaps & CC_CAP_PLL_MASK)  argument
228 #define GET_GCI_OFFSET(sih, gci_reg)	\  argument
229 	(AOB_ENAB(sih)? OFFSETOF(gciregs_t, gci_reg) : OFFSETOF(chipcregs_t, gci_reg))
231 #define GET_GCI_CORE(sih)	\  argument
232 	(AOB_ENAB(sih)? si_findcoreidx(sih, GCI_CORE_ID, 0) : SI_CC_IDX)
239 extern void si_detach(si_t *sih);
241 si_d11_switch_addrbase(si_t *sih, uint coreunit);
242 extern uint si_corelist(si_t *sih, uint coreid[]);
243 extern uint si_coreid(si_t *sih);
244 extern uint si_flag(si_t *sih);
245 extern uint si_flag_alt(si_t *sih);
246 extern uint si_intflag(si_t *sih);
247 extern uint si_coreidx(si_t *sih);
248 extern uint si_coreunit(si_t *sih);
249 extern uint si_corevendor(si_t *sih);
250 extern uint si_corerev(si_t *sih);
251 extern uint si_corerev_minor(si_t *sih);
252 extern void *si_osh(si_t *sih);
253 extern void si_setosh(si_t *sih, osl_t *osh);
254 extern int si_backplane_access(si_t *sih, uint addr, uint size,
256 extern uint si_corereg(si_t *sih, uint coreidx, uint regoff, uint mask, uint val);
257 extern uint si_corereg_writeonly(si_t *sih, uint coreidx, uint regoff, uint mask, uint val);
258 extern uint si_pmu_corereg(si_t *sih, uint32 idx, uint regoff, uint mask, uint val);
259 extern volatile uint32 *si_corereg_addr(si_t *sih, uint coreidx, uint regoff);
260 extern volatile void *si_coreregs(si_t *sih);
261 extern uint si_wrapperreg(si_t *sih, uint32 offset, uint32 mask, uint32 val);
262 extern uint si_core_wrapperreg(si_t *sih, uint32 coreidx, uint32 offset, uint32 mask, uint32 val);
263 extern void *si_wrapperregs(si_t *sih);
264 extern uint32 si_core_cflags(si_t *sih, uint32 mask, uint32 val);
265 extern void si_core_cflags_wo(si_t *sih, uint32 mask, uint32 val);
266 extern uint32 si_core_sflags(si_t *sih, uint32 mask, uint32 val);
267 extern void si_commit(si_t *sih);
268 extern bool si_iscoreup(si_t *sih);
269 extern uint si_numcoreunits(si_t *sih, uint coreid);
270 extern uint si_numd11coreunits(si_t *sih);
271 extern uint si_findcoreidx(si_t *sih, uint coreid, uint coreunit);
272 extern volatile void *si_setcoreidx(si_t *sih, uint coreidx);
273 extern volatile void *si_setcore(si_t *sih, uint coreid, uint coreunit);
274 extern uint32 si_oobr_baseaddr(si_t *sih, bool second);
275 extern volatile void *si_switch_core(si_t *sih, uint coreid, uint *origidx, uint *intr_val);
276 extern void si_restore_core(si_t *sih, uint coreid, uint intr_val);
277 extern int si_numaddrspaces(si_t *sih);
278 extern uint32 si_addrspace(si_t *sih, uint spidx, uint baidx);
279 extern uint32 si_addrspacesize(si_t *sih, uint spidx, uint baidx);
280 extern void si_coreaddrspaceX(si_t *sih, uint asidx, uint32 *addr, uint32 *size);
281 extern int si_corebist(si_t *sih);
282 extern void si_core_reset(si_t *sih, uint32 bits, uint32 resetbits);
283 extern void si_core_disable(si_t *sih, uint32 bits);
285 extern uint si_chip_hostif(si_t *sih);
286 extern uint32 si_clock(si_t *sih);
287 extern uint32 si_alp_clock(si_t *sih); /* returns [Hz] units */
288 extern uint32 si_ilp_clock(si_t *sih); /* returns [Hz] units */
289 extern void si_pci_setup(si_t *sih, uint coremask);
290 extern void si_pcmcia_init(si_t *sih);
291 extern void si_setint(si_t *sih, int siflag);
292 extern bool si_backplane64(si_t *sih);
293 extern void si_register_intr_callback(si_t *sih, void *intrsoff_fn, void *intrsrestore_fn,
295 extern void si_deregister_intr_callback(si_t *sih);
296 extern void si_clkctl_init(si_t *sih);
297 extern uint16 si_clkctl_fast_pwrup_delay(si_t *sih);
298 extern bool si_clkctl_cc(si_t *sih, uint mode);
299 extern int si_clkctl_xtal(si_t *sih, uint what, bool on);
300 extern uint32 si_gpiotimerval(si_t *sih, uint32 mask, uint32 val);
301 extern void si_btcgpiowar(si_t *sih);
302 extern bool si_deviceremoved(si_t *sih);
303 extern void si_set_device_removed(si_t *sih, bool status);
304 extern uint32 si_sysmem_size(si_t *sih);
305 extern uint32 si_socram_size(si_t *sih);
306 extern uint32 si_socdevram_size(si_t *sih);
307 extern uint32 si_socram_srmem_size(si_t *sih);
308 extern void si_socram_set_bankpda(si_t *sih, uint32 bankidx, uint32 bankpda);
309 extern void si_socdevram(si_t *sih, bool set, uint8 *ennable, uint8 *protect, uint8 *remap);
310 extern bool si_socdevram_pkg(si_t *sih);
311 extern bool si_socdevram_remap_isenb(si_t *sih);
312 extern uint32 si_socdevram_remap_size(si_t *sih);
314 extern void si_watchdog(si_t *sih, uint ticks);
315 extern void si_watchdog_ms(si_t *sih, uint32 ms);
317 extern volatile void *si_gpiosetcore(si_t *sih);
318 extern uint32 si_gpiocontrol(si_t *sih, uint32 mask, uint32 val, uint8 priority);
319 extern uint32 si_gpioouten(si_t *sih, uint32 mask, uint32 val, uint8 priority);
320 extern uint32 si_gpioout(si_t *sih, uint32 mask, uint32 val, uint8 priority);
321 extern uint32 si_gpioin(si_t *sih);
322 extern uint32 si_gpiointpolarity(si_t *sih, uint32 mask, uint32 val, uint8 priority);
323 extern uint32 si_gpiointmask(si_t *sih, uint32 mask, uint32 val, uint8 priority);
324 extern uint32 si_gpioeventintmask(si_t *sih, uint32 mask, uint32 val, uint8 priority);
325 extern uint32 si_gpioled(si_t *sih, uint32 mask, uint32 val);
326 extern uint32 si_gpioreserve(si_t *sih, uint32 gpio_num, uint8 priority);
327 extern uint32 si_gpiorelease(si_t *sih, uint32 gpio_num, uint8 priority);
328 extern uint32 si_gpiopull(si_t *sih, bool updown, uint32 mask, uint32 val);
329 extern uint32 si_gpioevent(si_t *sih, uint regtype, uint32 mask, uint32 val);
330 extern uint32 si_gpio_int_enable(si_t *sih, bool enable);
331 extern void si_gci_uart_init(si_t *sih, osl_t *osh, uint8 seci_mode);
332 extern void si_gci_enable_gpio(si_t *sih, uint8 gpio, uint32 mask, uint32 value);
333 extern uint8 si_gci_host_wake_gpio_init(si_t *sih);
334 extern uint8 si_gci_time_sync_gpio_init(si_t *sih);
335 extern void si_gci_host_wake_gpio_enable(si_t *sih, uint8 gpio, bool state);
336 extern void si_gci_time_sync_gpio_enable(si_t *sih, uint8 gpio, bool state);
338 extern void si_invalidate_second_bar0win(si_t *sih);
340 extern void si_gci_shif_config_wake_pin(si_t *sih, uint8 gpio_n,
342 extern void si_shif_int_enable(si_t *sih, uint8 gpio_n, uint8 wake_events, bool enable);
345 extern void si_gci_handler_process(si_t *sih);
347 extern void si_enable_gpio_wake(si_t *sih, uint8 *wake_mask, uint8 *cur_status, uint8 gci_gpio,
351 extern void *si_gci_gpioint_handler_register(si_t *sih, uint8 gpio, uint8 sts,
353 extern void si_gci_gpioint_handler_unregister(si_t *sih, void* gci_i);
355 extern uint8 si_gci_gpio_status(si_t *sih, uint8 gci_gpio, uint8 mask, uint8 value);
356 extern void si_gci_config_wake_pin(si_t *sih, uint8 gpio_n, uint8 wake_events,
358 extern void si_gci_free_wake_pin(si_t *sih, uint8 gpio_n);
361 extern bool si_pci_pmecap(si_t *sih);
363 extern bool si_pci_pmestat(si_t *sih);
364 extern void si_pci_pmeclr(si_t *sih);
365 extern void si_pci_pmeen(si_t *sih);
366 extern void si_pci_pmestatclr(si_t *sih);
367 extern uint si_pcie_readreg(void *sih, uint addrtype, uint offset);
368 extern uint si_pcie_writereg(void *sih, uint addrtype, uint offset, uint val);
369 extern void si_deepsleep_count(si_t *sih, bool arm_wakeup);
372 extern void si_sdio_init(si_t *sih);
376 extern uint16 si_d11_devid(si_t *sih);
377 extern int si_corepciid(si_t *sih, uint func, uint16 *pcivendor, uint16 *pcidevice,
380 extern uint32 si_seci_access(si_t *sih, uint32 val, int access);
381 extern volatile void* si_seci_init(si_t *sih, uint8 seci_mode);
382 extern void si_seci_clk_force(si_t *sih, bool val);
383 extern bool si_seci_clk_force_status(si_t *sih);
385 #define si_eci(sih) 0  argument
386 static INLINE void * si_eci_init(si_t *sih) {return NULL;}  in si_eci_init()  argument
387 #define si_eci_notify_bt(sih, type, val)  (0)  argument
388 #define si_seci(sih) 0  argument
389 #define si_seci_upd(sih, a)	do {} while (0)  argument
390 static INLINE void * si_gci_init(si_t *sih) {return NULL;}  in si_gci_init()  argument
391 #define si_seci_down(sih) do {} while (0)  argument
392 #define si_gci(sih) 0  argument
395 extern bool si_is_otp_disabled(si_t *sih);
396 extern bool si_is_otp_powered(si_t *sih);
397 extern void si_otp_power(si_t *sih, bool on, uint32* min_res_mask);
400 extern bool si_is_sprom_available(si_t *sih);
403 extern int si_cis_source(si_t *sih);
414 extern uint16 si_fabid(si_t *sih);
415 extern uint16 si_chipid(si_t *sih);
422 extern int si_devpath(si_t *sih, char *path, int size);
423 extern int si_devpath_pcie(si_t *sih, char *path, int size);
425 extern char *si_getdevpathvar(si_t *sih, const char *name);
426 extern int si_getdevpathintvar(si_t *sih, const char *name);
427 extern char *si_coded_devpathvar(si_t *sih, char *varname, int var_len, const char *name);
429 extern uint8 si_pcieclkreq(si_t *sih, uint32 mask, uint32 val);
430 extern uint32 si_pcielcreg(si_t *sih, uint32 mask, uint32 val);
431 extern uint8 si_pcieltrenable(si_t *sih, uint32 mask, uint32 val);
432 extern uint8 si_pcieobffenable(si_t *sih, uint32 mask, uint32 val);
433 extern uint32 si_pcieltr_reg(si_t *sih, uint32 reg, uint32 mask, uint32 val);
434 extern uint32 si_pcieltrspacing_reg(si_t *sih, uint32 mask, uint32 val);
435 extern uint32 si_pcieltrhysteresiscnt_reg(si_t *sih, uint32 mask, uint32 val);
436 extern void si_pcie_set_error_injection(si_t *sih, uint32 mode);
437 extern void si_pcie_set_L1substate(si_t *sih, uint32 substate);
438 extern uint32 si_pcie_get_L1substate(si_t *sih);
439 extern void si_war42780_clkreq(si_t *sih, bool clkreq);
440 extern void si_pci_down(si_t *sih);
441 extern void si_pci_up(si_t *sih);
442 extern void si_pci_sleep(si_t *sih);
443 extern void si_pcie_war_ovr_update(si_t *sih, uint8 aspm);
444 extern void si_pcie_power_save_enable(si_t *sih, bool enable);
445 extern void si_pcie_extendL1timer(si_t *sih, bool extend);
446 extern int si_pci_fixcfg(si_t *sih);
447 extern void si_chippkg_set(si_t *sih, uint);
450 extern void si_chipcontrl_restore(si_t *sih, uint32 val);
451 extern uint32 si_chipcontrl_read(si_t *sih);
452 extern void si_chipcontrl_srom4360(si_t *sih, bool on);
453 extern void si_srom_clk_set(si_t *sih); /**< for chips with fast BP clock */
454 extern void si_btc_enable_chipcontrol(si_t *sih);
455 extern void si_pmu_avb_clk_set(si_t *sih, osl_t *osh, bool set_flag);
458 extern bool si_taclear(si_t *sih, bool details);
462 extern int si_dump_pcieinfo(si_t *sih, struct bcmstrbuf *b);
463 extern void si_dump_pmuregs(si_t *sih, struct bcmstrbuf *b);
464 extern int si_dump_pcieregs(si_t *sih, struct bcmstrbuf *b);
468 extern void si_dumpregs(si_t *sih, struct bcmstrbuf *b);
471 extern uint32 si_ccreg(si_t *sih, uint32 offset, uint32 mask, uint32 val);
472 extern uint32 si_pciereg(si_t *sih, uint32 offset, uint32 mask, uint32 val, uint type);
473 extern int si_bpind_access(si_t *sih, uint32 addr_high, uint32 addr_low,
476 extern void si_dump_pmu(si_t *sih, void *pmu_var);
477 extern void si_pmu_keep_on(si_t *sih, int32 int_val);
478 extern uint32 si_pmu_keep_on_get(si_t *sih);
479 extern uint32 si_power_island_set(si_t *sih, uint32 int_val);
480 extern uint32 si_power_island_get(si_t *sih);
482 extern uint32 si_pcieserdesreg(si_t *sih, uint32 mdioslave, uint32 offset, uint32 mask, uint32 val);
483 extern void si_pcie_set_request_size(si_t *sih, uint16 size);
484 extern uint16 si_pcie_get_request_size(si_t *sih);
485 extern void si_pcie_set_maxpayload_size(si_t *sih, uint16 size);
486 extern uint16 si_pcie_get_maxpayload_size(si_t *sih);
487 extern uint16 si_pcie_get_ssid(si_t *sih);
488 extern uint32 si_pcie_get_bar0(si_t *sih);
489 extern int si_pcie_configspace_cache(si_t *sih);
490 extern int si_pcie_configspace_restore(si_t *sih);
491 extern int si_pcie_configspace_get(si_t *sih, uint8 *buf, uint size);
494 extern const si_axi_error_info_t * si_get_axi_errlog_info(si_t *sih);
495 extern void si_reset_axi_errlog_info(si_t * sih);
498 extern void si_update_backplane_timeouts(si_t *sih, bool enable, uint32 timeout, uint32 cid);
500 extern uint32 si_tcm_size(si_t *sih);
501 extern bool si_has_flops(si_t *sih);
503 extern int si_set_sromctl(si_t *sih, uint32 value);
504 extern uint32 si_get_sromctl(si_t *sih);
506 extern uint32 si_gci_direct(si_t *sih, uint offset, uint32 mask, uint32 val);
507 extern uint32 si_gci_indirect(si_t *sih, uint regidx, uint offset, uint32 mask, uint32 val);
508 extern uint32 si_gci_output(si_t *sih, uint reg, uint32 mask, uint32 val);
509 extern uint32 si_gci_input(si_t *sih, uint reg);
510 extern uint32 si_gci_int_enable(si_t *sih, bool enable);
511 extern void si_gci_reset(si_t *sih);
513 extern void si_ercx_init(si_t *sih, uint32 ltecx_mux, uint32 ltecx_padnum,
516 extern void si_gci_seci_init(si_t *sih);
517 extern void si_wci2_init(si_t *sih, uint8 baudrate, uint32 ltecx_mux, uint32 ltecx_padnum,
520 extern bool si_btcx_wci2_init(si_t *sih);
522 extern void si_gci_set_functionsel(si_t *sih, uint32 pin, uint8 fnsel);
523 extern uint32 si_gci_get_functionsel(si_t *sih, uint32 pin);
524 extern void si_gci_clear_functionsel(si_t *sih, uint8 fnsel);
526 extern uint32 si_gci_chipcontrol(si_t *sih, uint reg, uint32 mask, uint32 val);
527 extern uint32 si_gci_chipstatus(si_t *sih, uint reg);
528 extern uint8 si_enable_device_wake(si_t *sih, uint8 *wake_status, uint8 *cur_status);
529 extern uint8 si_get_device_wake_opt(si_t *sih);
530 extern void si_swdenable(si_t *sih, uint32 swdflag);
531 extern uint8 si_enable_perst_wake(si_t *sih, uint8 *perst_wake_mask, uint8 *perst_cur_status);
533 extern uint32 si_get_pmu_reg_addr(si_t *sih, uint32 offset);
547 void si_update_masks(si_t *sih);
548 void si_force_islanding(si_t *sih, bool enable);
549 extern uint32 si_pmu_res_req_timer_clr(si_t *sih);
550 extern void si_pmu_rfldo(si_t *sih, bool on);
551 extern uint32 si_pcie_set_ctrlreg(si_t *sih, uint32 sperst_mask, uint32 spert_val);
552 extern void si_pcie_ltr_war(si_t *sih);
553 extern void si_pcie_hw_LTR_war(si_t *sih);
554 extern void si_pcie_hw_L1SS_war(si_t *sih);
555 extern void si_pciedev_crwlpciegen2(si_t *sih);
556 extern void si_pcie_prep_D3(si_t *sih, bool enter_D3);
557 extern void si_pciedev_reg_pm_clk_period(si_t *sih);
558 extern void si_d11rsdb_core1_alt_reg_clk_dis(si_t *sih);
559 extern void si_d11rsdb_core1_alt_reg_clk_en(si_t *sih);
560 extern void si_pcie_disable_oobselltr(si_t *sih);
561 extern uint32 si_raw_reg(si_t *sih, uint32 reg, uint32 val, uint32 wrire_req);
564 extern void si_d11rsdb_core_disable(si_t *sih, uint32 bits);
565 extern void si_d11rsdb_core_reset(si_t *sih, uint32 bits, uint32 resetbits);
566 extern void set_secondary_d11_core(si_t *sih, volatile void **secmap, volatile void **secwrap);
747 extern void si_pll_sr_reinit(si_t *sih);
748 extern void si_pll_closeloop(si_t *sih);
749 void si_config_4364_d11_oob(si_t *sih, uint coreid);
750 extern void si_gci_set_femctrl(si_t *sih, osl_t *osh, bool set);
751 extern void si_gci_set_femctrl_mask_ant01(si_t *sih, osl_t *osh, bool set);
752 extern uint si_num_slaveports(si_t *sih, uint coreid);
753 extern uint32 si_get_slaveport_addr(si_t *sih, uint spidx, uint baidx,
755 extern uint32 si_get_d11_slaveport_addr(si_t *sih, uint spidx,
757 uint si_introff(si_t *sih);
758 void si_intrrestore(si_t *sih, uint intr_val);
759 void si_nvram_res_masks(si_t *sih, uint32 *min_mask, uint32 *max_mask);
760 extern uint32 si_xtalfreq(si_t *sih);
761 extern uint8 si_getspurmode(si_t *sih);
762 extern uint32 si_get_openloop_dco_code(si_t *sih);
763 extern void si_set_openloop_dco_code(si_t *sih, uint32 openloop_dco_code);
764 extern uint32 si_wrapper_dump_buf_size(si_t *sih);
765 extern uint32 si_wrapper_dump_binary(si_t *sih, uchar *p);
766 extern uint32 si_wrapper_dump_last_timeout(si_t *sih, uint32 *error, uint32 *core, uint32 *ba,
770 extern uint32 si_srpwr_request(si_t *sih, uint32 mask, uint32 val);
771 extern uint32 si_srpwr_stat_spinwait(si_t *sih, uint32 mask, uint32 val);
772 extern uint32 si_srpwr_stat(si_t *sih);
773 extern uint32 si_srpwr_domain(si_t *sih);
774 extern uint32 si_srpwr_domain_all_mask(si_t *sih);
778 #define SRPWR_CAP(sih)  (BCM4347_CHIP(sih->chip) || BCM4369_CHIP(sih->chip))  argument
803 #define MULTIBP_CAP(sih)	(BCM4368_CHIP(sih->chip) || BCM4378_CHIP(sih->chip) || \  argument
804 				BCM4387_CHIP(sih->chip))
806 #define MULTIBP_CAP(sih)	(FALSE)  argument
808 #define MULTIBP_ENAB(sih)      ((sih) && (sih)->_multibp_enable)  argument
813 extern uint8 si_lhl_ps_mode(si_t *sih);
816 void ai_dump_APB_Bridge_registers(si_t *sih);
819 void si_clrirq_idx(si_t *sih, uint core_idx);
822 bool si_scan_core_present(si_t *sih);