xref: /rk3399_rockchip-uboot/post/lib_powerpc/three.c (revision 1a4596601fd395f3afb8f82f3f840c5e00bdd57a) 
1a47a12beSStefan Roese /*
2a47a12beSStefan Roese  * (C) Copyright 2002
3a47a12beSStefan Roese  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4a47a12beSStefan Roese  *
5*1a459660SWolfgang Denk  * SPDX-License-Identifier:	GPL-2.0+
6a47a12beSStefan Roese  */
7a47a12beSStefan Roese 
8a47a12beSStefan Roese #include <common.h>
9a47a12beSStefan Roese 
10a47a12beSStefan Roese /*
11a47a12beSStefan Roese  * CPU test
12a47a12beSStefan Roese  * Ternary instructions		instr rD,rA,rB
13a47a12beSStefan Roese  *
14a47a12beSStefan Roese  * Arithmetic instructions:	add, addc, adde, subf, subfc, subfe,
15a47a12beSStefan Roese  *				mullw, mulhw, mulhwu, divw, divwu
16a47a12beSStefan Roese  *
17a47a12beSStefan Roese  * The test contains a pre-built table of instructions, operands and
18a47a12beSStefan Roese  * expected results. For each table entry, the test will cyclically use
19a47a12beSStefan Roese  * different sets of operand registers and result registers.
20a47a12beSStefan Roese  */
21a47a12beSStefan Roese 
22a47a12beSStefan Roese #include <post.h>
23a47a12beSStefan Roese #include "cpu_asm.h"
24a47a12beSStefan Roese 
25a47a12beSStefan Roese #if CONFIG_POST & CONFIG_SYS_POST_CPU
26a47a12beSStefan Roese 
27a47a12beSStefan Roese extern void cpu_post_exec_22 (ulong *code, ulong *cr, ulong *res, ulong op1,
28a47a12beSStefan Roese     ulong op2);
29a47a12beSStefan Roese extern ulong cpu_post_makecr (long v);
30a47a12beSStefan Roese 
31a47a12beSStefan Roese static struct cpu_post_three_s
32a47a12beSStefan Roese {
33a47a12beSStefan Roese     ulong cmd;
34a47a12beSStefan Roese     ulong op1;
35a47a12beSStefan Roese     ulong op2;
36a47a12beSStefan Roese     ulong res;
37a47a12beSStefan Roese } cpu_post_three_table[] =
38a47a12beSStefan Roese {
39a47a12beSStefan Roese     {
40a47a12beSStefan Roese 	OP_ADD,
41a47a12beSStefan Roese 	100,
42a47a12beSStefan Roese 	200,
43a47a12beSStefan Roese 	300
44a47a12beSStefan Roese     },
45a47a12beSStefan Roese     {
46a47a12beSStefan Roese 	OP_ADD,
47a47a12beSStefan Roese 	100,
48a47a12beSStefan Roese 	-200,
49a47a12beSStefan Roese 	-100
50a47a12beSStefan Roese     },
51a47a12beSStefan Roese     {
52a47a12beSStefan Roese 	OP_ADDC,
53a47a12beSStefan Roese 	100,
54a47a12beSStefan Roese 	200,
55a47a12beSStefan Roese 	300
56a47a12beSStefan Roese     },
57a47a12beSStefan Roese     {
58a47a12beSStefan Roese 	OP_ADDC,
59a47a12beSStefan Roese 	100,
60a47a12beSStefan Roese 	-200,
61a47a12beSStefan Roese 	-100
62a47a12beSStefan Roese     },
63a47a12beSStefan Roese     {
64a47a12beSStefan Roese 	OP_ADDE,
65a47a12beSStefan Roese 	100,
66a47a12beSStefan Roese 	200,
67a47a12beSStefan Roese 	300
68a47a12beSStefan Roese     },
69a47a12beSStefan Roese     {
70a47a12beSStefan Roese 	OP_ADDE,
71a47a12beSStefan Roese 	100,
72a47a12beSStefan Roese 	-200,
73a47a12beSStefan Roese 	-100
74a47a12beSStefan Roese     },
75a47a12beSStefan Roese     {
76a47a12beSStefan Roese 	OP_SUBF,
77a47a12beSStefan Roese 	100,
78a47a12beSStefan Roese 	200,
79a47a12beSStefan Roese 	100
80a47a12beSStefan Roese     },
81a47a12beSStefan Roese     {
82a47a12beSStefan Roese 	OP_SUBF,
83a47a12beSStefan Roese 	300,
84a47a12beSStefan Roese 	200,
85a47a12beSStefan Roese 	-100
86a47a12beSStefan Roese     },
87a47a12beSStefan Roese     {
88a47a12beSStefan Roese 	OP_SUBFC,
89a47a12beSStefan Roese 	100,
90a47a12beSStefan Roese 	200,
91a47a12beSStefan Roese 	100
92a47a12beSStefan Roese     },
93a47a12beSStefan Roese     {
94a47a12beSStefan Roese 	OP_SUBFC,
95a47a12beSStefan Roese 	300,
96a47a12beSStefan Roese 	200,
97a47a12beSStefan Roese 	-100
98a47a12beSStefan Roese     },
99a47a12beSStefan Roese     {
100a47a12beSStefan Roese 	OP_SUBFE,
101a47a12beSStefan Roese 	100,
102a47a12beSStefan Roese 	200,
103a47a12beSStefan Roese 	200 + ~100
104a47a12beSStefan Roese     },
105a47a12beSStefan Roese     {
106a47a12beSStefan Roese 	OP_SUBFE,
107a47a12beSStefan Roese 	300,
108a47a12beSStefan Roese 	200,
109a47a12beSStefan Roese 	200 + ~300
110a47a12beSStefan Roese     },
111a47a12beSStefan Roese     {
112a47a12beSStefan Roese 	OP_MULLW,
113a47a12beSStefan Roese 	200,
114a47a12beSStefan Roese 	300,
115a47a12beSStefan Roese 	200 * 300
116a47a12beSStefan Roese     },
117a47a12beSStefan Roese     {
118a47a12beSStefan Roese 	OP_MULHW,
119a47a12beSStefan Roese 	0x10000000,
120a47a12beSStefan Roese 	0x10000000,
121a47a12beSStefan Roese 	0x1000000
122a47a12beSStefan Roese     },
123a47a12beSStefan Roese     {
124a47a12beSStefan Roese 	OP_MULHWU,
125a47a12beSStefan Roese 	0x80000000,
126a47a12beSStefan Roese 	0x80000000,
127a47a12beSStefan Roese 	0x40000000
128a47a12beSStefan Roese     },
129a47a12beSStefan Roese     {
130a47a12beSStefan Roese 	OP_DIVW,
131a47a12beSStefan Roese 	-20,
132a47a12beSStefan Roese 	5,
133a47a12beSStefan Roese 	-4
134a47a12beSStefan Roese     },
135a47a12beSStefan Roese     {
136a47a12beSStefan Roese 	OP_DIVWU,
137a47a12beSStefan Roese 	0x8000,
138a47a12beSStefan Roese 	0x200,
139a47a12beSStefan Roese 	0x40
140a47a12beSStefan Roese     },
141a47a12beSStefan Roese };
142d2397817SMike Frysinger static unsigned int cpu_post_three_size = ARRAY_SIZE(cpu_post_three_table);
143a47a12beSStefan Roese 
144a47a12beSStefan Roese int cpu_post_test_three (void)
145a47a12beSStefan Roese {
146a47a12beSStefan Roese     int ret = 0;
147a47a12beSStefan Roese     unsigned int i, reg;
148a47a12beSStefan Roese     int flag = disable_interrupts();
149a47a12beSStefan Roese 
150a47a12beSStefan Roese     for (i = 0; i < cpu_post_three_size && ret == 0; i++)
151a47a12beSStefan Roese     {
152a47a12beSStefan Roese 	struct cpu_post_three_s *test = cpu_post_three_table + i;
153a47a12beSStefan Roese 
154a47a12beSStefan Roese 	for (reg = 0; reg < 32 && ret == 0; reg++)
155a47a12beSStefan Roese 	{
156a47a12beSStefan Roese 	    unsigned int reg0 = (reg + 0) % 32;
157a47a12beSStefan Roese 	    unsigned int reg1 = (reg + 1) % 32;
158a47a12beSStefan Roese 	    unsigned int reg2 = (reg + 2) % 32;
159a47a12beSStefan Roese 	    unsigned int stk = reg < 16 ? 31 : 15;
160a47a12beSStefan Roese 	    unsigned long code[] =
161a47a12beSStefan Roese 	    {
162a47a12beSStefan Roese 		ASM_STW(stk, 1, -4),
163a47a12beSStefan Roese 		ASM_ADDI(stk, 1, -24),
164a47a12beSStefan Roese 		ASM_STW(3, stk, 12),
165a47a12beSStefan Roese 		ASM_STW(4, stk, 16),
166a47a12beSStefan Roese 		ASM_STW(reg0, stk, 8),
167a47a12beSStefan Roese 		ASM_STW(reg1, stk, 4),
168a47a12beSStefan Roese 		ASM_STW(reg2, stk, 0),
169a47a12beSStefan Roese 		ASM_LWZ(reg1, stk, 12),
170a47a12beSStefan Roese 		ASM_LWZ(reg0, stk, 16),
171a47a12beSStefan Roese 		ASM_12(test->cmd, reg2, reg1, reg0),
172a47a12beSStefan Roese 		ASM_STW(reg2, stk, 12),
173a47a12beSStefan Roese 		ASM_LWZ(reg2, stk, 0),
174a47a12beSStefan Roese 		ASM_LWZ(reg1, stk, 4),
175a47a12beSStefan Roese 		ASM_LWZ(reg0, stk, 8),
176a47a12beSStefan Roese 		ASM_LWZ(3, stk, 12),
177a47a12beSStefan Roese 		ASM_ADDI(1, stk, 24),
178a47a12beSStefan Roese 		ASM_LWZ(stk, 1, -4),
179a47a12beSStefan Roese 		ASM_BLR,
180a47a12beSStefan Roese 	    };
181a47a12beSStefan Roese 	    unsigned long codecr[] =
182a47a12beSStefan Roese 	    {
183a47a12beSStefan Roese 		ASM_STW(stk, 1, -4),
184a47a12beSStefan Roese 		ASM_ADDI(stk, 1, -24),
185a47a12beSStefan Roese 		ASM_STW(3, stk, 12),
186a47a12beSStefan Roese 		ASM_STW(4, stk, 16),
187a47a12beSStefan Roese 		ASM_STW(reg0, stk, 8),
188a47a12beSStefan Roese 		ASM_STW(reg1, stk, 4),
189a47a12beSStefan Roese 		ASM_STW(reg2, stk, 0),
190a47a12beSStefan Roese 		ASM_LWZ(reg1, stk, 12),
191a47a12beSStefan Roese 		ASM_LWZ(reg0, stk, 16),
192a47a12beSStefan Roese 		ASM_12(test->cmd, reg2, reg1, reg0) | BIT_C,
193a47a12beSStefan Roese 		ASM_STW(reg2, stk, 12),
194a47a12beSStefan Roese 		ASM_LWZ(reg2, stk, 0),
195a47a12beSStefan Roese 		ASM_LWZ(reg1, stk, 4),
196a47a12beSStefan Roese 		ASM_LWZ(reg0, stk, 8),
197a47a12beSStefan Roese 		ASM_LWZ(3, stk, 12),
198a47a12beSStefan Roese 		ASM_ADDI(1, stk, 24),
199a47a12beSStefan Roese 		ASM_LWZ(stk, 1, -4),
200a47a12beSStefan Roese 		ASM_BLR,
201a47a12beSStefan Roese 	    };
202a47a12beSStefan Roese 	    ulong res;
203a47a12beSStefan Roese 	    ulong cr;
204a47a12beSStefan Roese 
205a47a12beSStefan Roese 	    if (ret == 0)
206a47a12beSStefan Roese 	    {
207a47a12beSStefan Roese 		cr = 0;
208a47a12beSStefan Roese 		cpu_post_exec_22 (code, & cr, & res, test->op1, test->op2);
209a47a12beSStefan Roese 
210a47a12beSStefan Roese 		ret = res == test->res && cr == 0 ? 0 : -1;
211a47a12beSStefan Roese 
212a47a12beSStefan Roese 		if (ret != 0)
213a47a12beSStefan Roese 		{
214a47a12beSStefan Roese 	            post_log ("Error at three test %d !\n", i);
215a47a12beSStefan Roese 		}
216a47a12beSStefan Roese 	    }
217a47a12beSStefan Roese 
218a47a12beSStefan Roese 	    if (ret == 0)
219a47a12beSStefan Roese 	    {
220a47a12beSStefan Roese 		cpu_post_exec_22 (codecr, & cr, & res, test->op1, test->op2);
221a47a12beSStefan Roese 
222a47a12beSStefan Roese 		ret = res == test->res &&
223a47a12beSStefan Roese 		      (cr & 0xe0000000) == cpu_post_makecr (res) ? 0 : -1;
224a47a12beSStefan Roese 
225a47a12beSStefan Roese 		if (ret != 0)
226a47a12beSStefan Roese 		{
227a47a12beSStefan Roese 	            post_log ("Error at three test %d !\n", i);
228a47a12beSStefan Roese 	        }
229a47a12beSStefan Roese 	    }
230a47a12beSStefan Roese 	}
231a47a12beSStefan Roese     }
232a47a12beSStefan Roese 
233a47a12beSStefan Roese     if (flag)
234a47a12beSStefan Roese 	enable_interrupts();
235a47a12beSStefan Roese 
236a47a12beSStefan Roese     return ret;
237a47a12beSStefan Roese }
238a47a12beSStefan Roese 
239a47a12beSStefan Roese #endif
240