xref: /rk3399_rockchip-uboot/include/max96745.h (revision a9e2a0ea066254f77b9b3980ac442a4f935c345c)
1*a9e2a0eaSWyon Bi /* SPDX-License-Identifier: GPL-2.0 */
2*a9e2a0eaSWyon Bi /*
3*a9e2a0eaSWyon Bi  * (C) Copyright 2022 Rockchip Electronics Co., Ltd
4*a9e2a0eaSWyon Bi  */
5*a9e2a0eaSWyon Bi 
6*a9e2a0eaSWyon Bi #ifndef _MAX96745_H_
7*a9e2a0eaSWyon Bi #define _MAX96745_H_
8*a9e2a0eaSWyon Bi 
9*a9e2a0eaSWyon Bi #include <linux/bitfield.h>
10*a9e2a0eaSWyon Bi 
11*a9e2a0eaSWyon Bi #define GPIO_A_REG(gpio)	(0x0200 + ((gpio) * 8))
12*a9e2a0eaSWyon Bi #define GPIO_B_REG(gpio)	(0x0201 + ((gpio) * 8))
13*a9e2a0eaSWyon Bi #define GPIO_C_REG(gpio)	(0x0202 + ((gpio) * 8))
14*a9e2a0eaSWyon Bi #define GPIO_D_REG(gpio)	(0x0203 + ((gpio) * 8))
15*a9e2a0eaSWyon Bi 
16*a9e2a0eaSWyon Bi /* 0010h */
17*a9e2a0eaSWyon Bi #define RESET_ALL		BIT(7)
18*a9e2a0eaSWyon Bi #define SLEEP			BIT(3)
19*a9e2a0eaSWyon Bi 
20*a9e2a0eaSWyon Bi /* 0076h, 0086h */
21*a9e2a0eaSWyon Bi #define DIS_REM_CC		BIT(7)
22*a9e2a0eaSWyon Bi 
23*a9e2a0eaSWyon Bi /* 0100h */
24*a9e2a0eaSWyon Bi #define VID_LINK_SEL		GENMASK(2, 1)
25*a9e2a0eaSWyon Bi #define VID_TX_EN		BIT(0)
26*a9e2a0eaSWyon Bi 
27*a9e2a0eaSWyon Bi /* 0200h */
28*a9e2a0eaSWyon Bi #define RES_CFG			BIT(7)
29*a9e2a0eaSWyon Bi #define TX_COM_EN		BIT(5)
30*a9e2a0eaSWyon Bi #define GPIO_OUT		BIT(4)
31*a9e2a0eaSWyon Bi #define GPIO_IN			BIT(3)
32*a9e2a0eaSWyon Bi #define GPIO_OUT_DIS		BIT(0)
33*a9e2a0eaSWyon Bi 
34*a9e2a0eaSWyon Bi /* 0201h */
35*a9e2a0eaSWyon Bi #define PULL_UPDN_SEL		GENMASK(7, 6)
36*a9e2a0eaSWyon Bi #define OUT_TYPEC		BIT(5)
37*a9e2a0eaSWyon Bi #define GPIO_TX_ID		GENMASK(4, 0)
38*a9e2a0eaSWyon Bi 
39*a9e2a0eaSWyon Bi /* 0202h */
40*a9e2a0eaSWyon Bi #define OVR_RES_CFG		BIT(7)
41*a9e2a0eaSWyon Bi #define IO_EDGE_RATE		GENMASK(6, 5)
42*a9e2a0eaSWyon Bi #define GPIO_RX_ID		GENMASK(4, 0)
43*a9e2a0eaSWyon Bi 
44*a9e2a0eaSWyon Bi /* 0203h */
45*a9e2a0eaSWyon Bi #define GPIO_IO_RX_EN		BIT(5)
46*a9e2a0eaSWyon Bi #define GPIO_OUT_LGC		BIT(4)
47*a9e2a0eaSWyon Bi #define GPIO_RX_EN_B		BIT(3)
48*a9e2a0eaSWyon Bi #define GPIO_TX_EN_B		BIT(2)
49*a9e2a0eaSWyon Bi #define GPIO_RX_EN_A		BIT(1)
50*a9e2a0eaSWyon Bi #define GPIO_TX_EN_A		BIT(0)
51*a9e2a0eaSWyon Bi 
52*a9e2a0eaSWyon Bi #endif
53