1*c2482762SShawn Lin /* SPDX-License-Identifier: GPL-2.0 */ 2*c2482762SShawn Lin /* 3*c2482762SShawn Lin * Copyright (C) 2021 Rockchip Inc. 4*c2482762SShawn Lin */ 5*c2482762SShawn Lin 6*c2482762SShawn Lin #ifndef __PHY_PCIE_H_ 7*c2482762SShawn Lin #define __PHY_PCIE_H_ 8*c2482762SShawn Lin 9*c2482762SShawn Lin /** 10*c2482762SShawn Lin * struct phy_configure_opts_pcie - PCIe PHY configuration set 11*c2482762SShawn Lin * 12*c2482762SShawn Lin * This structure is used to represent the configuration state of a 13*c2482762SShawn Lin * PCIe phy. 14*c2482762SShawn Lin */ 15*c2482762SShawn Lin struct phy_configure_opts_pcie { 16*c2482762SShawn Lin bool is_bifurcation; /* Bifurcation mode support */ 17*c2482762SShawn Lin }; 18*c2482762SShawn Lin 19*c2482762SShawn Lin #endif /* __PHY_PCIE_H_ */ 20