1*6c0c958dSMichal Simek /* 2*6c0c958dSMichal Simek * Configuration for Xilinx ZynqMP zc1751 XM015 DC1 3*6c0c958dSMichal Simek * 4*6c0c958dSMichal Simek * (C) Copyright 2015 Xilinx, Inc. 5*6c0c958dSMichal Simek * Michal Simek <michal.simek@xilinx.com> 6*6c0c958dSMichal Simek * 7*6c0c958dSMichal Simek * SPDX-License-Identifier: GPL-2.0+ 8*6c0c958dSMichal Simek */ 9*6c0c958dSMichal Simek 10*6c0c958dSMichal Simek #ifndef __CONFIG_ZYNQMP_ZC1751_XM015_DC1_H 11*6c0c958dSMichal Simek #define __CONFIG_ZYNQMP_ZC1751_XM015_DC1_H 12*6c0c958dSMichal Simek 13*6c0c958dSMichal Simek #define CONFIG_ZYNQ_SDHCI0 14*6c0c958dSMichal Simek #define CONFIG_ZYNQ_SDHCI1 15*6c0c958dSMichal Simek #define CONFIG_ZYNQMP_XHCI_LIST {ZYNQMP_USB0_XHCI_BASEADDR} 16*6c0c958dSMichal Simek 17*6c0c958dSMichal Simek #include <configs/xilinx_zynqmp.h> 18*6c0c958dSMichal Simek 19*6c0c958dSMichal Simek #endif /* __CONFIG_ZYNQMP_ZC1751_XM015_DC1_H */ 20