xref: /rk3399_rockchip-uboot/include/axp152.h (revision a69fdc7787bfa2f27eed74c2ee58c28ce932d502)
124289208SHans de Goede /*
224289208SHans de Goede  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
324289208SHans de Goede  *
424289208SHans de Goede  * SPDX-License-Identifier:	GPL-2.0+
524289208SHans de Goede  */
6558ccc7fSPaul Kocialkowski 
7558ccc7fSPaul Kocialkowski enum axp152_reg {
8558ccc7fSPaul Kocialkowski 	AXP152_CHIP_VERSION = 0x3,
9558ccc7fSPaul Kocialkowski 	AXP152_DCDC2_VOLTAGE = 0x23,
10558ccc7fSPaul Kocialkowski 	AXP152_DCDC3_VOLTAGE = 0x27,
11558ccc7fSPaul Kocialkowski 	AXP152_DCDC4_VOLTAGE = 0x2B,
12558ccc7fSPaul Kocialkowski 	AXP152_LDO2_VOLTAGE = 0x2A,
13558ccc7fSPaul Kocialkowski 	AXP152_SHUTDOWN = 0x32,
14558ccc7fSPaul Kocialkowski };
15558ccc7fSPaul Kocialkowski 
16558ccc7fSPaul Kocialkowski #define AXP152_POWEROFF			(1 << 7)
17558ccc7fSPaul Kocialkowski 
18*2fcf033dSHans de Goede /* For axp_gpio.c */
19*2fcf033dSHans de Goede #define AXP_GPIO0_CTRL			0x90
20*2fcf033dSHans de Goede #define AXP_GPIO1_CTRL			0x91
21*2fcf033dSHans de Goede #define AXP_GPIO2_CTRL			0x92
22*2fcf033dSHans de Goede #define AXP_GPIO3_CTRL			0x93
23*2fcf033dSHans de Goede #define AXP_GPIO_CTRL_OUTPUT_LOW		0x00 /* Drive pin low */
24*2fcf033dSHans de Goede #define AXP_GPIO_CTRL_OUTPUT_HIGH		0x01 /* Drive pin high */
25*2fcf033dSHans de Goede #define AXP_GPIO_CTRL_INPUT			0x02 /* Input */
26*2fcf033dSHans de Goede #define AXP_GPIO_STATE			0x97
27*2fcf033dSHans de Goede #define AXP_GPIO_STATE_OFFSET			0
28