1# 2# (C) Copyright 2016 Cadence Design Systems Inc. 3# 4# SPDX-License-Identifier: GPL-2.0+ 5# 6 7obj-$(CONFIG_$(SPL_TPL_)SYSRESET) += sysreset-uclass.o 8obj-$(CONFIG_SYSRESET_PSCI) += sysreset_psci.o 9obj-$(CONFIG_SYSRESET_SYSCON) += sysreset_syscon.o 10obj-$(CONFIG_SYSRESET_WATCHDOG) += sysreset_watchdog.o 11 12ifndef CONFIG_SPL_BUILD 13obj-$(CONFIG_ROCKCHIP_RK3036) += sysreset_rk3036.o 14endif 15obj-$(CONFIG_ROCKCHIP_RK3188) += sysreset_rk3188.o 16obj-$(CONFIG_ROCKCHIP_RK322X) += sysreset_rk322x.o 17obj-$(CONFIG_ROCKCHIP_RK3288) += sysreset_rk3288.o 18obj-$(CONFIG_ROCKCHIP_RK3328) += sysreset_rk3328.o 19obj-$(CONFIG_ROCKCHIP_RK3368) += sysreset_rk3368.o 20obj-$(CONFIG_ROCKCHIP_RK3399) += sysreset_rk3399.o 21obj-$(CONFIG_ROCKCHIP_RV1108) += sysreset_rv1108.o 22obj-$(CONFIG_SANDBOX) += sysreset_sandbox.o 23obj-$(CONFIG_ARCH_SNAPDRAGON) += sysreset_snapdragon.o 24obj-$(CONFIG_ARCH_STI) += sysreset_sti.o 25obj-$(CONFIG_TARGET_XTFPGA) += sysreset_xtfpga.o 26obj-$(CONFIG_ARCH_ASPEED) += sysreset_ast.o 27