150217deeSJens Scharsig/* 250217deeSJens Scharsig * (C) Copyright 2008-2009 350217deeSJens Scharsig * BuS Elektronik GmbH & Co. KG <www.bus-elektronik.de> 450217deeSJens Scharsig * Jens Scharsig <esw@bus-elektronik.de> 550217deeSJens Scharsig * 6*1a459660SWolfgang Denk * SPDX-License-Identifier: GPL-2.0+ 750217deeSJens Scharsig */ 850217deeSJens Scharsig 950217deeSJens ScharsigU-Boot vcxk video controller driver 1050217deeSJens Scharsig====================================== 1150217deeSJens Scharsig 1250217deeSJens ScharsigBy defining CONFIG_VIDEO_VCXK this driver can be used with VC2K, VC4K and 1350217deeSJens ScharsigVC8K devices on following boards: 1450217deeSJens Scharsig 1550217deeSJens Scharsigboard | ARCH | Vendor 1650217deeSJens Scharsig----------------------------------------------------------------------- 1750217deeSJens ScharsigEB+CPU5282-T1 | MCF5282 | BuS Elektronik GmbH & Co. KG 1850217deeSJens ScharsigEB+MCF-EVB123 | MCF5282 | BuS Elektronik GmbH & Co. KG 1950217deeSJens ScharsigEB+CPUx9K2 | AT91RM9200 | BuS Elektronik GmbH & Co. KG 2050217deeSJens ScharsigZLSA | AT91RM9200 | Ruf Telematik AG 2150217deeSJens Scharsig 2250217deeSJens ScharsigDriver configuration 2350217deeSJens Scharsig-------------------- 2450217deeSJens Scharsig 2550217deeSJens ScharsigThe driver needs some defines to describe the target hardware: 2650217deeSJens Scharsig 2750217deeSJens ScharsigCONFIG_SYS_VCXK_BASE 2850217deeSJens Scharsig 2950217deeSJens Scharsig base address of VCxK hardware memory 3050217deeSJens Scharsig 3150217deeSJens ScharsigCONFIG_SYS_VCXK_DEFAULT_LINEALIGN 3250217deeSJens Scharsig 3350217deeSJens Scharsig defines the physical alignment of a pixel row 3450217deeSJens Scharsig 3550217deeSJens ScharsigCONFIG_SYS_VCXK_DOUBLEBUFFERED 3650217deeSJens Scharsig 3750217deeSJens Scharsig some boards that use vcxk prevent read from framebuffer memory. 3850217deeSJens Scharsig define this option to enable double buffering (needs 16KiB RAM) 3950217deeSJens Scharsig 4050217deeSJens ScharsigCONFIG_SYS_VCXK_<xxxx>_PIN 4150217deeSJens Scharsig 4250217deeSJens Scharsig defines the number of the I/O line PIN in the port 4350217deeSJens Scharsig valid values for <xxxx> are: 4450217deeSJens Scharsig 4550217deeSJens Scharsig ACKNOWLEDGE 4650217deeSJens Scharsig describes the acknowledge line from vcxk hardware 4750217deeSJens Scharsig 4850217deeSJens Scharsig ENABLE 4950217deeSJens Scharsig describes the enable line to vcxk hardware 5050217deeSJens Scharsig 5150217deeSJens Scharsig INVERT 5250217deeSJens Scharsig describes the invert line to vcxk hardware 5350217deeSJens Scharsig 5450217deeSJens Scharsig RESET 5550217deeSJens Scharsig describes the reset line to vcxk hardware 5650217deeSJens Scharsig 5750217deeSJens Scharsig REQUEST 5850217deeSJens Scharsig describes the request line to vcxk hardware 5950217deeSJens Scharsig 6050217deeSJens ScharsigCONFIG_SYS_VCXK_<xxxx>_PORT 6150217deeSJens Scharsig 6250217deeSJens Scharsig defines the I/O port which is connected with the line 6350217deeSJens Scharsig for valid values for <xxxx> see CONFIG_SYS_VCXK_<xxxx>_PIN 6450217deeSJens Scharsig 6550217deeSJens ScharsigCONFIG_SYS_VCXK_<xxxx>_DDR 6650217deeSJens Scharsig 6750217deeSJens Scharsig defines the register which configures the direction 6850217deeSJens Scharsig for valid values for <xxxx> see CONFIG_SYS_VCXK_<xxxx>_PIN 69