156333be9SHans de Goede /* DRAM parameters for auto dram configuration on sun5i and sun7i */ 26c46c8e8SHans de Goede 36c46c8e8SHans de Goede #include <common.h> 46c46c8e8SHans de Goede #include <asm/arch/dram.h> 56c46c8e8SHans de Goede 66c46c8e8SHans de Goede static struct dram_para dram_para = { 76c46c8e8SHans de Goede .clock = CONFIG_DRAM_CLK, 86c46c8e8SHans de Goede .type = 3, 96c46c8e8SHans de Goede .rank_num = 1, 106c46c8e8SHans de Goede .density = 0, 116c46c8e8SHans de Goede .io_width = 0, 126c46c8e8SHans de Goede .bus_width = 0, 136c46c8e8SHans de Goede .zq = CONFIG_DRAM_ZQ, 146c46c8e8SHans de Goede .odt_en = 0, 156c46c8e8SHans de Goede .size = 0, 16*d133647aSSiarhei Siamashka #ifdef CONFIG_DRAM_TIMINGS_VENDOR_MAGIC 17*d133647aSSiarhei Siamashka .cas = 9, 186c46c8e8SHans de Goede .tpr0 = 0x42d899b7, 196c46c8e8SHans de Goede .tpr1 = 0xa090, 206c46c8e8SHans de Goede .tpr2 = 0x22a00, 21*d133647aSSiarhei Siamashka .emr2 = 0x10, 22*d133647aSSiarhei Siamashka #else 23*d133647aSSiarhei Siamashka # include "dram_timings_sun4i.h" 24*d133647aSSiarhei Siamashka #endif 256c46c8e8SHans de Goede .tpr3 = 0, 266c46c8e8SHans de Goede .tpr4 = 0, 276c46c8e8SHans de Goede .tpr5 = 0, 286c46c8e8SHans de Goede .emr1 = CONFIG_DRAM_EMR1, 296c46c8e8SHans de Goede .emr3 = 0, 306c46c8e8SHans de Goede }; 316c46c8e8SHans de Goede 326c46c8e8SHans de Goede unsigned long sunxi_dram_init(void) 336c46c8e8SHans de Goede { 346c46c8e8SHans de Goede return dramc_init(&dram_para); 356c46c8e8SHans de Goede } 36