1ae691e57SStefan Roese /*
2ae691e57SStefan Roese * (C) Copyright 2008 Stefan Roese <sr@denx.de>, DENX Software Engineering
3ae691e57SStefan Roese *
4*1a459660SWolfgang Denk * SPDX-License-Identifier: GPL-2.0+
5ae691e57SStefan Roese */
6ae691e57SStefan Roese
7ae691e57SStefan Roese #include <common.h>
8ae691e57SStefan Roese #include <asm/io.h>
9ae691e57SStefan Roese #include "vct.h"
10ae691e57SStefan Roese
11ae691e57SStefan Roese /*
12ae691e57SStefan Roese * Find out to which of the 2 gpio modules the pin specified in the
13ae691e57SStefan Roese * argument belongs:
14ae691e57SStefan Roese * GPIO_MODULE yields 0 for pins 0 to 31,
15ae691e57SStefan Roese * 1 for pins 32 to 63
16ae691e57SStefan Roese */
17ae691e57SStefan Roese #define GPIO_MODULE(pin) ((pin) >> 5)
18ae691e57SStefan Roese
19ae691e57SStefan Roese /*
20ae691e57SStefan Roese * Bit position within a 32-bit peripheral register (where every
21ae691e57SStefan Roese * bit is one bitslice)
22ae691e57SStefan Roese */
23ae691e57SStefan Roese #define MASK(pin) (1 << ((pin) & 0x1F))
24ae691e57SStefan Roese #define BASE_ADDR(mod) module_base[mod]
25ae691e57SStefan Roese
26ae691e57SStefan Roese /*
27ae691e57SStefan Roese * Lookup table for transforming gpio module number 0 to 2 to
28ae691e57SStefan Roese * address offsets
29ae691e57SStefan Roese */
30ae691e57SStefan Roese static u32 module_base[] = {
31ae691e57SStefan Roese GPIO1_BASE,
32ae691e57SStefan Roese GPIO2_BASE
33ae691e57SStefan Roese };
34ae691e57SStefan Roese
clrsetbits(u32 addr,u32 and_mask,u32 or_mask)35ae691e57SStefan Roese static void clrsetbits(u32 addr, u32 and_mask, u32 or_mask)
36ae691e57SStefan Roese {
37ae691e57SStefan Roese reg_write(addr, (reg_read(addr) & ~and_mask) | or_mask);
38ae691e57SStefan Roese }
39ae691e57SStefan Roese
vct_gpio_dir(int pin,int dir)40ae691e57SStefan Roese int vct_gpio_dir(int pin, int dir)
41ae691e57SStefan Roese {
42ae691e57SStefan Roese u32 gpio_base;
43ae691e57SStefan Roese
44ae691e57SStefan Roese gpio_base = BASE_ADDR(GPIO_MODULE(pin));
45ae691e57SStefan Roese
46ae691e57SStefan Roese if (dir == 0)
47ae691e57SStefan Roese clrsetbits(GPIO_SWPORTA_DDR(gpio_base), MASK(pin), 0);
48ae691e57SStefan Roese else
49ae691e57SStefan Roese clrsetbits(GPIO_SWPORTA_DDR(gpio_base), 0, MASK(pin));
50ae691e57SStefan Roese
51ae691e57SStefan Roese return 0;
52ae691e57SStefan Roese }
53ae691e57SStefan Roese
vct_gpio_set(int pin,int val)54ae691e57SStefan Roese void vct_gpio_set(int pin, int val)
55ae691e57SStefan Roese {
56ae691e57SStefan Roese u32 gpio_base;
57ae691e57SStefan Roese
58ae691e57SStefan Roese gpio_base = BASE_ADDR(GPIO_MODULE(pin));
59ae691e57SStefan Roese
60ae691e57SStefan Roese if (val == 0)
61ae691e57SStefan Roese clrsetbits(GPIO_SWPORTA_DR(gpio_base), MASK(pin), 0);
62ae691e57SStefan Roese else
63ae691e57SStefan Roese clrsetbits(GPIO_SWPORTA_DR(gpio_base), 0, MASK(pin));
64ae691e57SStefan Roese }
65ae691e57SStefan Roese
vct_gpio_get(int pin)66ae691e57SStefan Roese int vct_gpio_get(int pin)
67ae691e57SStefan Roese {
68ae691e57SStefan Roese u32 gpio_base;
69ae691e57SStefan Roese u32 value;
70ae691e57SStefan Roese
71ae691e57SStefan Roese gpio_base = BASE_ADDR(GPIO_MODULE(pin));
72ae691e57SStefan Roese value = reg_read(GPIO_EXT_PORTA(gpio_base));
73ae691e57SStefan Roese
74ae691e57SStefan Roese return ((value & MASK(pin)) ? 1 : 0);
75ae691e57SStefan Roese }
76