1*e31d2c1eSJon Loeliger /* 2*e31d2c1eSJon Loeliger * Copyright 2008 Freescale Semiconductor, Inc. 3*e31d2c1eSJon Loeliger * 4*e31d2c1eSJon Loeliger * This program is free software; you can redistribute it and/or 5*e31d2c1eSJon Loeliger * modify it under the terms of the GNU General Public License 6*e31d2c1eSJon Loeliger * Version 2 as published by the Free Software Foundation. 7*e31d2c1eSJon Loeliger */ 8*e31d2c1eSJon Loeliger 9*e31d2c1eSJon Loeliger #include <common.h> 10*e31d2c1eSJon Loeliger #include <i2c.h> 11*e31d2c1eSJon Loeliger 12*e31d2c1eSJon Loeliger #include <asm/fsl_ddr_sdram.h> 13*e31d2c1eSJon Loeliger 14*e31d2c1eSJon Loeliger static void 15*e31d2c1eSJon Loeliger get_spd(ddr2_spd_eeprom_t *spd, unsigned char i2c_address) 16*e31d2c1eSJon Loeliger { 17*e31d2c1eSJon Loeliger i2c_read(i2c_address, 0, 1, (uchar *)spd, sizeof(ddr2_spd_eeprom_t)); 18*e31d2c1eSJon Loeliger } 19*e31d2c1eSJon Loeliger 20*e31d2c1eSJon Loeliger unsigned int fsl_ddr_get_mem_data_rate(void) 21*e31d2c1eSJon Loeliger { 22*e31d2c1eSJon Loeliger return get_ddr_freq(0); 23*e31d2c1eSJon Loeliger } 24*e31d2c1eSJon Loeliger 25*e31d2c1eSJon Loeliger void fsl_ddr_get_spd(ddr2_spd_eeprom_t *ctrl_dimms_spd, 26*e31d2c1eSJon Loeliger unsigned int ctrl_num) 27*e31d2c1eSJon Loeliger { 28*e31d2c1eSJon Loeliger unsigned int i; 29*e31d2c1eSJon Loeliger 30*e31d2c1eSJon Loeliger if (ctrl_num) { 31*e31d2c1eSJon Loeliger printf("%s unexpected ctrl_num = %u\n", __FUNCTION__, ctrl_num); 32*e31d2c1eSJon Loeliger return; 33*e31d2c1eSJon Loeliger } 34*e31d2c1eSJon Loeliger 35*e31d2c1eSJon Loeliger for (i = 0; i < CONFIG_DIMM_SLOTS_PER_CTLR; i++) { 36*e31d2c1eSJon Loeliger get_spd(&(ctrl_dimms_spd[i]), SPD_EEPROM_ADDRESS); 37*e31d2c1eSJon Loeliger } 38*e31d2c1eSJon Loeliger } 39*e31d2c1eSJon Loeliger 40*e31d2c1eSJon Loeliger void fsl_ddr_board_options(memctl_options_t *popts, unsigned int ctrl_num) 41*e31d2c1eSJon Loeliger { 42*e31d2c1eSJon Loeliger /* 43*e31d2c1eSJon Loeliger * Factors to consider for clock adjust: 44*e31d2c1eSJon Loeliger * - number of chips on bus 45*e31d2c1eSJon Loeliger * - position of slot 46*e31d2c1eSJon Loeliger * - DDR1 vs. DDR2? 47*e31d2c1eSJon Loeliger * - ??? 48*e31d2c1eSJon Loeliger * 49*e31d2c1eSJon Loeliger * This needs to be determined on a board-by-board basis. 50*e31d2c1eSJon Loeliger * 0110 3/4 cycle late 51*e31d2c1eSJon Loeliger * 0111 7/8 cycle late 52*e31d2c1eSJon Loeliger */ 53*e31d2c1eSJon Loeliger popts->clk_adjust = 7; 54*e31d2c1eSJon Loeliger 55*e31d2c1eSJon Loeliger /* 56*e31d2c1eSJon Loeliger * Factors to consider for CPO: 57*e31d2c1eSJon Loeliger * - frequency 58*e31d2c1eSJon Loeliger * - ddr1 vs. ddr2 59*e31d2c1eSJon Loeliger */ 60*e31d2c1eSJon Loeliger popts->cpo_override = 10; 61*e31d2c1eSJon Loeliger 62*e31d2c1eSJon Loeliger /* 63*e31d2c1eSJon Loeliger * Factors to consider for write data delay: 64*e31d2c1eSJon Loeliger * - number of DIMMs 65*e31d2c1eSJon Loeliger * 66*e31d2c1eSJon Loeliger * 1 = 1/4 clock delay 67*e31d2c1eSJon Loeliger * 2 = 1/2 clock delay 68*e31d2c1eSJon Loeliger * 3 = 3/4 clock delay 69*e31d2c1eSJon Loeliger * 4 = 1 clock delay 70*e31d2c1eSJon Loeliger * 5 = 5/4 clock delay 71*e31d2c1eSJon Loeliger * 6 = 3/2 clock delay 72*e31d2c1eSJon Loeliger */ 73*e31d2c1eSJon Loeliger popts->write_data_delay = 3; 74*e31d2c1eSJon Loeliger 75*e31d2c1eSJon Loeliger /* 76*e31d2c1eSJon Loeliger * Factors to consider for half-strength driver enable: 77*e31d2c1eSJon Loeliger * - number of DIMMs installed 78*e31d2c1eSJon Loeliger */ 79*e31d2c1eSJon Loeliger popts->half_strength_driver_enable = 0; 80*e31d2c1eSJon Loeliger } 81