1*f3a8e2b7SMingkai Hu /* 2*f3a8e2b7SMingkai Hu * Copyright 2015 Freescale Semiconductor 3*f3a8e2b7SMingkai Hu * 4*f3a8e2b7SMingkai Hu * SPDX-License-Identifier: GPL-2.0+ 5*f3a8e2b7SMingkai Hu */ 6*f3a8e2b7SMingkai Hu 7*f3a8e2b7SMingkai Hu #ifndef __CPLD_H__ 8*f3a8e2b7SMingkai Hu #define __CPLD_H__ 9*f3a8e2b7SMingkai Hu 10*f3a8e2b7SMingkai Hu /* 11*f3a8e2b7SMingkai Hu * CPLD register set of LS1043ARDB board-specific. 12*f3a8e2b7SMingkai Hu */ 13*f3a8e2b7SMingkai Hu struct cpld_data { 14*f3a8e2b7SMingkai Hu u8 cpld_ver; /* 0x0 - CPLD Major Revision Register */ 15*f3a8e2b7SMingkai Hu u8 cpld_ver_sub; /* 0x1 - CPLD Minor Revision Register */ 16*f3a8e2b7SMingkai Hu u8 pcba_ver; /* 0x2 - PCBA Revision Register */ 17*f3a8e2b7SMingkai Hu u8 system_rst; /* 0x3 - system reset register */ 18*f3a8e2b7SMingkai Hu u8 soft_mux_on; /* 0x4 - Switch Control Enable Register */ 19*f3a8e2b7SMingkai Hu u8 cfg_rcw_src1; /* 0x5 - Reset config word 1 */ 20*f3a8e2b7SMingkai Hu u8 cfg_rcw_src2; /* 0x6 - Reset config word 1 */ 21*f3a8e2b7SMingkai Hu u8 vbank; /* 0x7 - Flash bank selection Control */ 22*f3a8e2b7SMingkai Hu u8 sysclk_sel; /* 0x8 - */ 23*f3a8e2b7SMingkai Hu u8 uart_sel; /* 0x9 - */ 24*f3a8e2b7SMingkai Hu u8 sd1refclk_sel; /* 0xA - */ 25*f3a8e2b7SMingkai Hu u8 tdmclk_mux_sel; /* 0xB - */ 26*f3a8e2b7SMingkai Hu u8 sdhc_spics_sel; /* 0xC - */ 27*f3a8e2b7SMingkai Hu u8 status_led; /* 0xD - */ 28*f3a8e2b7SMingkai Hu u8 global_rst; /* 0xE - */ 29*f3a8e2b7SMingkai Hu }; 30*f3a8e2b7SMingkai Hu 31*f3a8e2b7SMingkai Hu u8 cpld_read(unsigned int reg); 32*f3a8e2b7SMingkai Hu void cpld_write(unsigned int reg, u8 value); 33*f3a8e2b7SMingkai Hu void cpld_rev_bit(unsigned char *value); 34*f3a8e2b7SMingkai Hu 35*f3a8e2b7SMingkai Hu #define CPLD_READ(reg) cpld_read(offsetof(struct cpld_data, reg)) 36*f3a8e2b7SMingkai Hu #define CPLD_WRITE(reg, value) \ 37*f3a8e2b7SMingkai Hu cpld_write(offsetof(struct cpld_data, reg), value) 38*f3a8e2b7SMingkai Hu 39*f3a8e2b7SMingkai Hu /* CPLD on IFC */ 40*f3a8e2b7SMingkai Hu #define CPLD_SW_MUX_BANK_SEL 0x40 41*f3a8e2b7SMingkai Hu #define CPLD_BANK_SEL_MASK 0x07 42*f3a8e2b7SMingkai Hu #define CPLD_BANK_SEL_ALTBANK 0x04 43*f3a8e2b7SMingkai Hu #endif 44