1b994efbdSBin Meng /* 2b994efbdSBin Meng * Copyright (C) 2015, Bin Meng <bmeng.cn@gmail.com> 3b994efbdSBin Meng * 4b994efbdSBin Meng * SPDX-License-Identifier: GPL-2.0+ 5b994efbdSBin Meng */ 6b994efbdSBin Meng 7b994efbdSBin Meng #ifndef _QUARK_DEVICE_H_ 8b994efbdSBin Meng #define _QUARK_DEVICE_H_ 9b994efbdSBin Meng 10*ec379132SBin Meng /* 11*ec379132SBin Meng * Internal PCI device numbers within the SoC. 12*ec379132SBin Meng * 13*ec379132SBin Meng * Note it must start with 0x_ prefix, as the device number macro will be 14*ec379132SBin Meng * included in the ACPI ASL files (see irq_helper.h and irq_route.h). 15*ec379132SBin Meng */ 16b994efbdSBin Meng 17*ec379132SBin Meng #define QUARK_HOST_BRIDGE_DEV 0x00 1805b98ec3SBin Meng #define QUARK_HOST_BRIDGE_FUNC 0 1905b98ec3SBin Meng 20*ec379132SBin Meng #define QUARK_DEV_20 0x14 2105b98ec3SBin Meng #define QUARK_MMC_SDIO_FUNC 0 2205b98ec3SBin Meng #define QUARK_UART0_FUNC 1 2305b98ec3SBin Meng #define QUARK_USB_DEVICE_FUNC 2 2405b98ec3SBin Meng #define QUARK_USB_EHCI_FUNC 3 2505b98ec3SBin Meng #define QUARK_USB_OHCI_FUNC 4 2605b98ec3SBin Meng #define QUARK_UART1_FUNC 5 2705b98ec3SBin Meng #define QUARK_EMAC0_FUNC 6 2805b98ec3SBin Meng #define QUARK_EMAC1_FUNC 7 2905b98ec3SBin Meng 30*ec379132SBin Meng #define QUARK_DEV_21 0x15 3105b98ec3SBin Meng #define QUARK_SPI0_FUNC 0 3205b98ec3SBin Meng #define QUARK_SPI1_FUNC 1 3305b98ec3SBin Meng #define QUARK_I2C_GPIO_FUNC 2 3405b98ec3SBin Meng 35*ec379132SBin Meng #define QUARK_DEV_23 0x17 3605b98ec3SBin Meng #define QUARK_PCIE0_FUNC 0 3705b98ec3SBin Meng #define QUARK_PCIE1_FUNC 1 3805b98ec3SBin Meng 39*ec379132SBin Meng #define QUARK_LGC_BRIDGE_DEV 0x1f 4005b98ec3SBin Meng #define QUARK_LGC_BRIDGE_FUNC 0 4105b98ec3SBin Meng 42*ec379132SBin Meng #ifndef __ASSEMBLY__ 43*ec379132SBin Meng #include <pci.h> 44*ec379132SBin Meng 4505b98ec3SBin Meng #define QUARK_HOST_BRIDGE \ 4605b98ec3SBin Meng PCI_BDF(0, QUARK_HOST_BRIDGE_DEV, QUARK_HOST_BRIDGE_FUNC) 4705b98ec3SBin Meng #define QUARK_MMC_SDIO \ 4805b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_MMC_SDIO_FUNC) 4905b98ec3SBin Meng #define QUARK_UART0 \ 5005b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_UART0_FUNC) 5105b98ec3SBin Meng #define QUARK_USB_DEVICE \ 5205b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_USB_DEVICE_FUNC) 5305b98ec3SBin Meng #define QUARK_USB_EHCI \ 5405b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_USB_EHCI_FUNC) 5505b98ec3SBin Meng #define QUARK_USB_OHCI \ 5605b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_USB_OHCI_FUNC) 5705b98ec3SBin Meng #define QUARK_UART1 \ 5805b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_UART1_FUNC) 5905b98ec3SBin Meng #define QUARK_EMAC0 \ 6005b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_EMAC0_FUNC) 6105b98ec3SBin Meng #define QUARK_EMAC1 \ 6205b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_EMAC1_FUNC) 6305b98ec3SBin Meng #define QUARK_SPI0 \ 6405b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_21, QUARK_SPI0_FUNC) 6505b98ec3SBin Meng #define QUARK_SPI1 \ 6605b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_21, QUARK_SPI1_FUNC) 6705b98ec3SBin Meng #define QUARK_I2C_GPIO \ 6805b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_21, QUARK_I2C_GPIO_FUNC) 6905b98ec3SBin Meng #define QUARK_PCIE0 \ 7005b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_23, QUARK_PCIE0_FUNC) 7105b98ec3SBin Meng #define QUARK_PCIE1 \ 7205b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_23, QUARK_PCIE1_FUNC) 7305b98ec3SBin Meng #define QUARK_LEGACY_BRIDGE \ 7405b98ec3SBin Meng PCI_BDF(0, QUARK_LGC_BRIDGE_DEV, QUARK_LGC_BRIDGE_FUNC) 75*ec379132SBin Meng #endif /* __ASSEMBLY__ */ 76b994efbdSBin Meng 77b994efbdSBin Meng #endif /* _QUARK_DEVICE_H_ */ 78