11e52fea3SMacpaul Lin /* 21e52fea3SMacpaul Lin * Copyright (C) 2011 Andes Technology Corporation 31e52fea3SMacpaul Lin * Macpaul Lin, Andes Technology Corporation <macpaul@andestech.com> 41e52fea3SMacpaul Lin * 5*1a459660SWolfgang Denk * SPDX-License-Identifier: GPL-2.0+ 61e52fea3SMacpaul Lin */ 71e52fea3SMacpaul Lin 81e52fea3SMacpaul Lin #ifndef __AG102_H 91e52fea3SMacpaul Lin #define __AG102_H 101e52fea3SMacpaul Lin 111e52fea3SMacpaul Lin /* 121e52fea3SMacpaul Lin * Hardware register bases 131e52fea3SMacpaul Lin */ 141e52fea3SMacpaul Lin 151e52fea3SMacpaul Lin /* PCI Controller */ 161e52fea3SMacpaul Lin #define CONFIG_FTPCI100_BASE 0x90000000 171e52fea3SMacpaul Lin /* LPC Controller */ 181e52fea3SMacpaul Lin #define CONFIG_LPC_IO_BASE 0x90100000 191e52fea3SMacpaul Lin /* LPC Controller */ 201e52fea3SMacpaul Lin #define CONFIG_LPC_BASE 0x90200000 211e52fea3SMacpaul Lin 221e52fea3SMacpaul Lin /* NDS32 Data Local Memory 01 */ 231e52fea3SMacpaul Lin #define CONFIG_NDS_DLM1_BASE 0x90300000 241e52fea3SMacpaul Lin /* NDS32 Data Local Memory 02 */ 251e52fea3SMacpaul Lin #define CONFIG_NDS_DLM2_BASE 0x90400000 261e52fea3SMacpaul Lin 271e52fea3SMacpaul Lin /* Synopsys DWC DDR2/1 Controller */ 281e52fea3SMacpaul Lin #define CONFIG_DWCDDR21MCTL_BASE 0x90500000 291e52fea3SMacpaul Lin /* DMA Controller */ 301e52fea3SMacpaul Lin #define CONFIG_FTDMAC020_BASE 0x90600000 311e52fea3SMacpaul Lin /* FTIDE020_S IDE (ATA) Controller */ 321e52fea3SMacpaul Lin #define CONFIG_FTIDE020S_BASE 0x90700000 331e52fea3SMacpaul Lin /* USB OTG Controller */ 341e52fea3SMacpaul Lin #define CONFIG_FZOTG266HD0A_BASE 0x90800000 351e52fea3SMacpaul Lin /* Andes L2 Cache Controller */ 361e52fea3SMacpaul Lin #define CONFIG_NCEL2C100_BASE 0x90900000 371e52fea3SMacpaul Lin /* XGI XG22 GPU */ 381e52fea3SMacpaul Lin #define CONFIG_XGI_XG22_BASE 0x90A00000 391e52fea3SMacpaul Lin /* GMAC Ethernet Controller */ 401e52fea3SMacpaul Lin #define CONFIG_FTGMAC100_BASE 0x90B00000 411e52fea3SMacpaul Lin /* AHB Controller */ 421e52fea3SMacpaul Lin #define CONFIG_FTAHBC020S_BASE 0x90C00000 431e52fea3SMacpaul Lin /* AHB-to-APB Bridge Controller */ 441e52fea3SMacpaul Lin #define CONFIG_FTAPBBRG020S_01_BASE 0x90D00000 451e52fea3SMacpaul Lin /* External AHB2AHB Controller */ 461e52fea3SMacpaul Lin #define CONFIG_EXT_AHB2AHB_BASE 0x90E00000 471e52fea3SMacpaul Lin /* Andes Multi-core Interrupt Controller */ 481e52fea3SMacpaul Lin #define CONFIG_NCEMIC100_BASE 0x90F00000 491e52fea3SMacpaul Lin 501e52fea3SMacpaul Lin /* 511e52fea3SMacpaul Lin * APB Device definitions 521e52fea3SMacpaul Lin */ 531e52fea3SMacpaul Lin /* Compat Flash Controller */ 541e52fea3SMacpaul Lin #define CONFIG_FTCFC010_BASE 0x94000000 551e52fea3SMacpaul Lin /* APB - SSP (SPI) (without AC97) Controller */ 561e52fea3SMacpaul Lin #define CONFIG_FTSSP010_01_BASE 0x94100000 571e52fea3SMacpaul Lin /* UART1 - APB STUART Controller (UART0 in Linux) */ 581e52fea3SMacpaul Lin #define CONFIG_FTUART010_01_BASE 0x94200000 591e52fea3SMacpaul Lin /* FTSDC010 SD Controller */ 601e52fea3SMacpaul Lin #define CONFIG_FTSDC010_BASE 0x94400000 611e52fea3SMacpaul Lin /* APB - SSP with HDA/AC97 Controller */ 621e52fea3SMacpaul Lin #define CONFIG_FTSSP010_02_BASE 0x94500000 631e52fea3SMacpaul Lin /* UART2 - APB STUART Controller (UART1 in Linux) */ 641e52fea3SMacpaul Lin #define CONFIG_FTUART010_02_BASE 0x94600000 651e52fea3SMacpaul Lin /* PCU Controller */ 661e52fea3SMacpaul Lin #define CONFIG_ANDES_PCU_BASE 0x94800000 671e52fea3SMacpaul Lin /* FTTMR010 Timer */ 681e52fea3SMacpaul Lin #define CONFIG_FTTMR010_BASE 0x94900000 691e52fea3SMacpaul Lin /* Watch Dog Controller */ 701e52fea3SMacpaul Lin #define CONFIG_FTWDT010_BASE 0x94A00000 711e52fea3SMacpaul Lin /* FTRTC010 Real Time Clock */ 721e52fea3SMacpaul Lin #define CONFIG_FTRTC010_BASE 0x98B00000 731e52fea3SMacpaul Lin /* GPIO Controller */ 741e52fea3SMacpaul Lin #define CONFIG_FTGPIO010_BASE 0x94C00000 751e52fea3SMacpaul Lin /* I2C Controller */ 761e52fea3SMacpaul Lin #define CONFIG_FTIIC010_BASE 0x94E00000 771e52fea3SMacpaul Lin /* PWM - Pulse Width Modulator Controller */ 781e52fea3SMacpaul Lin #define CONFIG_FTPWM010_BASE 0x94F00000 791e52fea3SMacpaul Lin 801e52fea3SMacpaul Lin /* Debug LED */ 811e52fea3SMacpaul Lin #define CONFIG_DEBUG_LED 0x902FFFFC 821e52fea3SMacpaul Lin /* Power Management Unit */ 831e52fea3SMacpaul Lin #define CONFIG_FTPMU010_BASE 0x98100000 841e52fea3SMacpaul Lin 851e52fea3SMacpaul Lin #endif /* __AG102_H */ 86