12c62c56aSWenyou Yang /* 22c62c56aSWenyou Yang * Copyright (C) 2015 Atmel Corporation. 32c62c56aSWenyou Yang * Wenyou Yang <wenyou.yang@atmel.com> 42c62c56aSWenyou Yang * 52c62c56aSWenyou Yang * SPDX-License-Identifier: GPL-2.0+ 62c62c56aSWenyou Yang */ 72c62c56aSWenyou Yang 82c62c56aSWenyou Yang #ifndef __ATMEL_PIO4_H 92c62c56aSWenyou Yang #define __ATMEL_PIO4_H 102c62c56aSWenyou Yang 112c62c56aSWenyou Yang #ifndef __ASSEMBLY__ 122c62c56aSWenyou Yang 132c62c56aSWenyou Yang struct atmel_pio4_port { 142c62c56aSWenyou Yang u32 mskr; /* 0x00 PIO Mask Register */ 152c62c56aSWenyou Yang u32 cfgr; /* 0x04 PIO Configuration Register */ 162c62c56aSWenyou Yang u32 pdsr; /* 0x08 PIO Pin Data Status Register */ 172c62c56aSWenyou Yang u32 locksr; /* 0x0C PIO Lock Status Register */ 182c62c56aSWenyou Yang u32 sodr; /* 0x10 PIO Set Output Data Register */ 192c62c56aSWenyou Yang u32 codr; /* 0x14 PIO Clear Output Data Register */ 202c62c56aSWenyou Yang u32 odsr; /* 0x18 PIO Output Data Status Register */ 212c62c56aSWenyou Yang u32 reserved0; 222c62c56aSWenyou Yang u32 ier; /* 0x20 PIO Interrupt Enable Register */ 232c62c56aSWenyou Yang u32 idr; /* 0x24 PIO Interrupt Disable Register */ 242c62c56aSWenyou Yang u32 imr; /* 0x28 PIO Interrupt Mask Register */ 252c62c56aSWenyou Yang u32 isr; /* 0x2C PIO Interrupt Status Register */ 262c62c56aSWenyou Yang u32 reserved1[3]; 272c62c56aSWenyou Yang u32 iofr; /* 0x3C PIO I/O Freeze Register */ 282c62c56aSWenyou Yang }; 292c62c56aSWenyou Yang 302c62c56aSWenyou Yang #endif 312c62c56aSWenyou Yang 32*46ed9381SWenyou Yang /* 33*46ed9381SWenyou Yang * PIO Configuration Register Fields 34*46ed9381SWenyou Yang */ 35*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_MASK GENMASK(2, 0) 36*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_GPIO (0x0 << 0) 37*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_A (0x1 << 0) 38*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_B (0x2 << 0) 39*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_C (0x3 << 0) 40*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_D (0x4 << 0) 41*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_E (0x5 << 0) 42*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_F (0x6 << 0) 43*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_FUNC_PERIPH_G (0x7 << 0) 44*46ed9381SWenyou Yang #define ATMEL_PIO_DIR_MASK BIT(8) 45*46ed9381SWenyou Yang #define ATMEL_PIO_PUEN_MASK BIT(9) 46*46ed9381SWenyou Yang #define ATMEL_PIO_PDEN_MASK BIT(10) 47*46ed9381SWenyou Yang #define ATMEL_PIO_IFEN_MASK BIT(12) 48*46ed9381SWenyou Yang #define ATMEL_PIO_IFSCEN_MASK BIT(13) 49*46ed9381SWenyou Yang #define ATMEL_PIO_OPD_MASK BIT(14) 50*46ed9381SWenyou Yang #define ATMEL_PIO_SCHMITT_MASK BIT(15) 51*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_EVTSEL_MASK GENMASK(26, 24) 52*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_EVTSEL_FALLING (0 << 24) 53*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_EVTSEL_RISING (1 << 24) 54*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_EVTSEL_BOTH (2 << 24) 55*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_EVTSEL_LOW (3 << 24) 56*46ed9381SWenyou Yang #define ATMEL_PIO_CFGR_EVTSEL_HIGH (4 << 24) 57*46ed9381SWenyou Yang 58*46ed9381SWenyou Yang #define ATMEL_PIO_NPINS_PER_BANK 32 59*46ed9381SWenyou Yang #define ATMEL_PIO_BANK(pin_id) (pin_id / ATMEL_PIO_NPINS_PER_BANK) 60*46ed9381SWenyou Yang #define ATMEL_PIO_LINE(pin_id) (pin_id % ATMEL_PIO_NPINS_PER_BANK) 61*46ed9381SWenyou Yang #define ATMEL_PIO_BANK_OFFSET 0x40 62*46ed9381SWenyou Yang 63*46ed9381SWenyou Yang #define ATMEL_GET_PIN_NO(pinfunc) ((pinfunc) & 0xff) 64*46ed9381SWenyou Yang #define ATMEL_GET_PIN_FUNC(pinfunc) ((pinfunc >> 16) & 0xf) 65*46ed9381SWenyou Yang #define ATMEL_GET_PIN_IOSET(pinfunc) ((pinfunc >> 20) & 0xf) 66*46ed9381SWenyou Yang 672c62c56aSWenyou Yang #define AT91_PIO_PORTA 0x0 682c62c56aSWenyou Yang #define AT91_PIO_PORTB 0x1 692c62c56aSWenyou Yang #define AT91_PIO_PORTC 0x2 702c62c56aSWenyou Yang #define AT91_PIO_PORTD 0x3 712c62c56aSWenyou Yang 722c62c56aSWenyou Yang int atmel_pio4_set_gpio(u32 port, u32 pin, u32 use_pullup); 732c62c56aSWenyou Yang int atmel_pio4_set_a_periph(u32 port, u32 pin, u32 use_pullup); 742c62c56aSWenyou Yang int atmel_pio4_set_b_periph(u32 port, u32 pin, u32 use_pullup); 752c62c56aSWenyou Yang int atmel_pio4_set_c_periph(u32 port, u32 pin, u32 use_pullup); 762c62c56aSWenyou Yang int atmel_pio4_set_d_periph(u32 port, u32 pin, u32 use_pullup); 772c62c56aSWenyou Yang int atmel_pio4_set_e_periph(u32 port, u32 pin, u32 use_pullup); 782c62c56aSWenyou Yang int atmel_pio4_set_f_periph(u32 port, u32 pin, u32 use_pullup); 792c62c56aSWenyou Yang int atmel_pio4_set_g_periph(u32 port, u32 pin, u32 use_pullup); 802c62c56aSWenyou Yang int atmel_pio4_set_pio_output(u32 port, u32 pin, u32 value); 812c62c56aSWenyou Yang int atmel_pio4_get_pio_input(u32 port, u32 pin); 822c62c56aSWenyou Yang 832c62c56aSWenyou Yang #endif 84