xref: /rk3399_rockchip-uboot/arch/arm/include/asm/arch-sunxi/rsb.h (revision e1cc4d31f889428a4ca73120951389c756404184)
166ebea06SHans de Goede /*
266ebea06SHans de Goede  * (C) Copyright 2014 Hans de Goede <hdegoede@redhat.com>
366ebea06SHans de Goede  *
466ebea06SHans de Goede  * Based on allwinner u-boot sources rsb code which is:
566ebea06SHans de Goede  * (C) Copyright 2007-2013
666ebea06SHans de Goede  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
766ebea06SHans de Goede  * lixiang <lixiang@allwinnertech.com>
866ebea06SHans de Goede  *
966ebea06SHans de Goede  * SPDX-License-Identifier:	GPL-2.0+
1066ebea06SHans de Goede  */
1166ebea06SHans de Goede 
1266ebea06SHans de Goede #ifndef __SUNXI_RSB_H
1366ebea06SHans de Goede #define __SUNXI_RSB_H
1466ebea06SHans de Goede 
1566ebea06SHans de Goede #include <common.h>
1666ebea06SHans de Goede #include <asm/io.h>
1766ebea06SHans de Goede 
1866ebea06SHans de Goede struct sunxi_rsb_reg {
1966ebea06SHans de Goede 	u32 ctrl;	/* 0x00 */
2066ebea06SHans de Goede 	u32 ccr;	/* 0x04 */
2166ebea06SHans de Goede 	u32 inte;	/* 0x08 */
2266ebea06SHans de Goede 	u32 stat;	/* 0x0c */
2366ebea06SHans de Goede 	u32 addr;	/* 0x10 */
2466ebea06SHans de Goede 	u8 res0[8];	/* 0x14 */
2566ebea06SHans de Goede 	u32 data;	/* 0x1c */
2666ebea06SHans de Goede 	u8 res1[4];	/* 0x20 */
2766ebea06SHans de Goede 	u32 lcr;	/* 0x24 */
2866ebea06SHans de Goede 	u32 dmcr;	/* 0x28 */
2966ebea06SHans de Goede 	u32 cmd;	/* 0x2c */
3066ebea06SHans de Goede 	u32 devaddr;	/* 0x30 */
3166ebea06SHans de Goede };
3266ebea06SHans de Goede 
3366ebea06SHans de Goede #define RSB_CTRL_SOFT_RST		(1 << 0)
3466ebea06SHans de Goede #define RSB_CTRL_START_TRANS		(1 << 7)
3566ebea06SHans de Goede 
3666ebea06SHans de Goede #define RSB_STAT_TOVER_INT		(1 << 0)
3766ebea06SHans de Goede #define RSB_STAT_TERR_INT		(1 << 1)
3866ebea06SHans de Goede #define RSB_STAT_LBSY_INT		(1 << 2)
3966ebea06SHans de Goede 
40*37d46dd3SHans de Goede #define RSB_DMCR_DEVICE_MODE_DATA	0x7c3e00
4166ebea06SHans de Goede #define RSB_DMCR_DEVICE_MODE_START	(1 << 31)
4266ebea06SHans de Goede 
4366ebea06SHans de Goede #define RSB_CMD_BYTE_WRITE		0x4e
4466ebea06SHans de Goede #define RSB_CMD_BYTE_READ		0x8b
4566ebea06SHans de Goede #define RSB_CMD_SET_RTSADDR		0xe8
4666ebea06SHans de Goede 
4766ebea06SHans de Goede #define RSB_DEVADDR_RUNTIME_ADDR(x)	((x) << 16)
4866ebea06SHans de Goede #define RSB_DEVADDR_DEVICE_ADDR(x)	((x) << 0)
4966ebea06SHans de Goede 
50*37d46dd3SHans de Goede int rsb_init(void);
5166ebea06SHans de Goede int rsb_set_device_address(u16 device_addr, u16 runtime_addr);
5266ebea06SHans de Goede int rsb_write(const u16 runtime_device_addr, const u8 reg_addr, u8 data);
5366ebea06SHans de Goede int rsb_read(const u16 runtime_device_addr, const u8 reg_addr, u8 *data);
5466ebea06SHans de Goede 
5566ebea06SHans de Goede #endif
56