1*ffc0ae0cSVishnu Patekar /* 2*ffc0ae0cSVishnu Patekar * Sun8i platform dram controller register and constant defines 3*ffc0ae0cSVishnu Patekar * 4*ffc0ae0cSVishnu Patekar * (C) Copyright 2007-2015 Allwinner Technology Co. 5*ffc0ae0cSVishnu Patekar * Jerry Wang <wangflord@allwinnertech.com> 6*ffc0ae0cSVishnu Patekar * (C) Copyright 2015 Vishnu Patekar <vishnupatekar0510@gmail.com> 7*ffc0ae0cSVishnu Patekar * (C) Copyright 2014-2015 Hans de Goede <hdegoede@redhat.com> 8*ffc0ae0cSVishnu Patekar * 9*ffc0ae0cSVishnu Patekar * SPDX-License-Identifier: GPL-2.0+ 10*ffc0ae0cSVishnu Patekar */ 11*ffc0ae0cSVishnu Patekar 12*ffc0ae0cSVishnu Patekar #ifndef _SUNXI_DRAM_SUN8I_A33_H 13*ffc0ae0cSVishnu Patekar #define _SUNXI_DRAM_SUN8I_A33_H 14*ffc0ae0cSVishnu Patekar 15*ffc0ae0cSVishnu Patekar struct sunxi_mctl_com_reg { 16*ffc0ae0cSVishnu Patekar u32 cr; /* 0x00 */ 17*ffc0ae0cSVishnu Patekar u32 ccr; /* 0x04 controller configuration register */ 18*ffc0ae0cSVishnu Patekar u32 dbgcr; /* 0x08 */ 19*ffc0ae0cSVishnu Patekar u8 res0[0x4]; /* 0x0c */ 20*ffc0ae0cSVishnu Patekar u32 mcr0_0; /* 0x10 */ 21*ffc0ae0cSVishnu Patekar u32 mcr1_0; /* 0x14 */ 22*ffc0ae0cSVishnu Patekar u32 mcr0_1; /* 0x18 */ 23*ffc0ae0cSVishnu Patekar u32 mcr1_1; /* 0x1c */ 24*ffc0ae0cSVishnu Patekar u32 mcr0_2; /* 0x20 */ 25*ffc0ae0cSVishnu Patekar u32 mcr1_2; /* 0x24 */ 26*ffc0ae0cSVishnu Patekar u32 mcr0_3; /* 0x28 */ 27*ffc0ae0cSVishnu Patekar u32 mcr1_3; /* 0x2c */ 28*ffc0ae0cSVishnu Patekar u32 mcr0_4; /* 0x30 */ 29*ffc0ae0cSVishnu Patekar u32 mcr1_4; /* 0x34 */ 30*ffc0ae0cSVishnu Patekar u32 mcr0_5; /* 0x38 */ 31*ffc0ae0cSVishnu Patekar u32 mcr1_5; /* 0x3c */ 32*ffc0ae0cSVishnu Patekar u32 mcr0_6; /* 0x40 */ 33*ffc0ae0cSVishnu Patekar u32 mcr1_6; /* 0x44 */ 34*ffc0ae0cSVishnu Patekar u32 mcr0_7; /* 0x48 */ 35*ffc0ae0cSVishnu Patekar u32 mcr1_7; /* 0x4c */ 36*ffc0ae0cSVishnu Patekar u32 mcr0_8; /* 0x50 */ 37*ffc0ae0cSVishnu Patekar u32 mcr1_8; /* 0x54 */ 38*ffc0ae0cSVishnu Patekar u32 mcr0_9; /* 0x58 */ 39*ffc0ae0cSVishnu Patekar u32 mcr1_9; /* 0x5c */ 40*ffc0ae0cSVishnu Patekar u32 mcr0_10; /* 0x60 */ 41*ffc0ae0cSVishnu Patekar u32 mcr1_10; /* 0x64 */ 42*ffc0ae0cSVishnu Patekar u32 mcr0_11; /* 0x68 */ 43*ffc0ae0cSVishnu Patekar u32 mcr1_11; /* 0x6c */ 44*ffc0ae0cSVishnu Patekar u32 mcr0_12; /* 0x70 */ 45*ffc0ae0cSVishnu Patekar u32 mcr1_12; /* 0x74 */ 46*ffc0ae0cSVishnu Patekar u32 mcr0_13; /* 0x78 */ 47*ffc0ae0cSVishnu Patekar u32 mcr1_13; /* 0x7c */ 48*ffc0ae0cSVishnu Patekar u32 mcr0_14; /* 0x80 */ 49*ffc0ae0cSVishnu Patekar u32 mcr1_14; /* 0x84 */ 50*ffc0ae0cSVishnu Patekar u32 mcr0_15; /* 0x88 */ 51*ffc0ae0cSVishnu Patekar u32 mcr1_15; /* 0x8c */ 52*ffc0ae0cSVishnu Patekar u32 bwcr; /* 0x90 */ 53*ffc0ae0cSVishnu Patekar u32 maer; /* 0x94 */ 54*ffc0ae0cSVishnu Patekar u32 mapr; /* 0x98 */ 55*ffc0ae0cSVishnu Patekar u32 mcgcr; /* 0x9c */ 56*ffc0ae0cSVishnu Patekar u32 bwctr; /* 0xa0 */ 57*ffc0ae0cSVishnu Patekar u8 res2[0x8]; /* 0xa4 */ 58*ffc0ae0cSVishnu Patekar u32 swoffr; /* 0xac */ 59*ffc0ae0cSVishnu Patekar u8 res3[0x10]; /* 0xb0 */ 60*ffc0ae0cSVishnu Patekar u32 swonr; /* 0xc0 */ 61*ffc0ae0cSVishnu Patekar u8 res4[0x3c]; /* 0xc4 */ 62*ffc0ae0cSVishnu Patekar u32 mdfscr; /* 0x100 */ 63*ffc0ae0cSVishnu Patekar u32 mdfsmer; /* 0x104 */ 64*ffc0ae0cSVishnu Patekar }; 65*ffc0ae0cSVishnu Patekar 66*ffc0ae0cSVishnu Patekar struct sunxi_mctl_ctl_reg { 67*ffc0ae0cSVishnu Patekar u32 pir; /* 0x00 */ 68*ffc0ae0cSVishnu Patekar u32 pwrctl; /* 0x04 */ 69*ffc0ae0cSVishnu Patekar u32 mrctrl0; /* 0x08 */ 70*ffc0ae0cSVishnu Patekar u32 clken; /* 0x0c */ 71*ffc0ae0cSVishnu Patekar u32 pgsr0; /* 0x10 */ 72*ffc0ae0cSVishnu Patekar u32 pgsr1; /* 0x14 */ 73*ffc0ae0cSVishnu Patekar u32 statr; /* 0x18 */ 74*ffc0ae0cSVishnu Patekar u8 res1[0x14]; /* 0x1c */ 75*ffc0ae0cSVishnu Patekar u32 mr0; /* 0x30 */ 76*ffc0ae0cSVishnu Patekar u32 mr1; /* 0x34 */ 77*ffc0ae0cSVishnu Patekar u32 mr2; /* 0x38 */ 78*ffc0ae0cSVishnu Patekar u32 mr3; /* 0x3c */ 79*ffc0ae0cSVishnu Patekar u32 pllgcr; /* 0x40 */ 80*ffc0ae0cSVishnu Patekar u32 ptr0; /* 0x44 */ 81*ffc0ae0cSVishnu Patekar u32 ptr1; /* 0x48 */ 82*ffc0ae0cSVishnu Patekar u32 ptr2; /* 0x4c */ 83*ffc0ae0cSVishnu Patekar u32 ptr3; /* 0x50 */ 84*ffc0ae0cSVishnu Patekar u32 ptr4; /* 0x54 */ 85*ffc0ae0cSVishnu Patekar u32 dramtmg0; /* 0x58 dram timing parameters register 0 */ 86*ffc0ae0cSVishnu Patekar u32 dramtmg1; /* 0x5c dram timing parameters register 1 */ 87*ffc0ae0cSVishnu Patekar u32 dramtmg2; /* 0x60 dram timing parameters register 2 */ 88*ffc0ae0cSVishnu Patekar u32 dramtmg3; /* 0x64 dram timing parameters register 3 */ 89*ffc0ae0cSVishnu Patekar u32 dramtmg4; /* 0x68 dram timing parameters register 4 */ 90*ffc0ae0cSVishnu Patekar u32 dramtmg5; /* 0x6c dram timing parameters register 5 */ 91*ffc0ae0cSVishnu Patekar u32 dramtmg6; /* 0x70 dram timing parameters register 6 */ 92*ffc0ae0cSVishnu Patekar u32 dramtmg7; /* 0x74 dram timing parameters register 7 */ 93*ffc0ae0cSVishnu Patekar u32 dramtmg8; /* 0x78 dram timing parameters register 8 */ 94*ffc0ae0cSVishnu Patekar u32 odtcfg; /* 0x7c */ 95*ffc0ae0cSVishnu Patekar u32 pitmg0; /* 0x80 */ 96*ffc0ae0cSVishnu Patekar u32 pitmg1; /* 0x84 */ 97*ffc0ae0cSVishnu Patekar u8 res2[0x4]; /* 0x88 */ 98*ffc0ae0cSVishnu Patekar u32 rfshctl0; /* 0x8c */ 99*ffc0ae0cSVishnu Patekar u32 rfshtmg; /* 0x90 */ 100*ffc0ae0cSVishnu Patekar u32 rfshctl1; /* 0x94 */ 101*ffc0ae0cSVishnu Patekar u32 pwrtmg; /* 0x98 */ 102*ffc0ae0cSVishnu Patekar u8 res3[0x20]; /* 0x9c */ 103*ffc0ae0cSVishnu Patekar u32 dqsgmr; /* 0xbc */ 104*ffc0ae0cSVishnu Patekar u32 dtcr; /* 0xc0 */ 105*ffc0ae0cSVishnu Patekar u32 dtar0; /* 0xc4 */ 106*ffc0ae0cSVishnu Patekar u32 dtar1; /* 0xc8 */ 107*ffc0ae0cSVishnu Patekar u32 dtar2; /* 0xcc */ 108*ffc0ae0cSVishnu Patekar u32 dtar3; /* 0xd0 */ 109*ffc0ae0cSVishnu Patekar u32 dtdr0; /* 0xd4 */ 110*ffc0ae0cSVishnu Patekar u32 dtdr1; /* 0xd8 */ 111*ffc0ae0cSVishnu Patekar u32 dtmr0; /* 0xdc */ 112*ffc0ae0cSVishnu Patekar u32 dtmr1; /* 0xe0 */ 113*ffc0ae0cSVishnu Patekar u32 dtbmr; /* 0xe4 */ 114*ffc0ae0cSVishnu Patekar u32 catr0; /* 0xe8 */ 115*ffc0ae0cSVishnu Patekar u32 catr1; /* 0xec */ 116*ffc0ae0cSVishnu Patekar u32 dtedr0; /* 0xf0 */ 117*ffc0ae0cSVishnu Patekar u32 dtedr1; /* 0xf4 */ 118*ffc0ae0cSVishnu Patekar u8 res4[0x8]; /* 0xf8 */ 119*ffc0ae0cSVishnu Patekar u32 pgcr0; /* 0x100 */ 120*ffc0ae0cSVishnu Patekar u32 pgcr1; /* 0x104 */ 121*ffc0ae0cSVishnu Patekar u32 pgcr2; /* 0x108 */ 122*ffc0ae0cSVishnu Patekar u8 res5[0x4]; /* 0x10c */ 123*ffc0ae0cSVishnu Patekar u32 iovcr0; /* 0x110 */ 124*ffc0ae0cSVishnu Patekar u32 iovcr1; /* 0x114 */ 125*ffc0ae0cSVishnu Patekar u32 dqsdr; /* 0x118 */ 126*ffc0ae0cSVishnu Patekar u32 dxccr; /* 0x11c */ 127*ffc0ae0cSVishnu Patekar u32 odtmap; /* 0x120 */ 128*ffc0ae0cSVishnu Patekar u32 zqctl0; /* 0x124 */ 129*ffc0ae0cSVishnu Patekar u32 zqctl1; /* 0x128 */ 130*ffc0ae0cSVishnu Patekar u8 res6[0x14]; /* 0x12c */ 131*ffc0ae0cSVishnu Patekar u32 zqcr0; /* 0x140 zq control register 0 */ 132*ffc0ae0cSVishnu Patekar u32 zqcr1; /* 0x144 zq control register 1 */ 133*ffc0ae0cSVishnu Patekar u32 zqcr2; /* 0x148 zq control register 2 */ 134*ffc0ae0cSVishnu Patekar u32 zqsr0; /* 0x14c zq status register 0 */ 135*ffc0ae0cSVishnu Patekar u32 zqsr1; /* 0x150 zq status register 1 */ 136*ffc0ae0cSVishnu Patekar u8 res7[0x6c]; /* 0x154 */ 137*ffc0ae0cSVishnu Patekar u32 sched; /* 0x1c0 */ 138*ffc0ae0cSVishnu Patekar u32 perfhpr0; /* 0x1c4 */ 139*ffc0ae0cSVishnu Patekar u32 perfhpr1; /* 0x1c8 */ 140*ffc0ae0cSVishnu Patekar u32 perflpr0; /* 0x1cc */ 141*ffc0ae0cSVishnu Patekar u32 perflpr1; /* 0x1d0 */ 142*ffc0ae0cSVishnu Patekar u32 perfwr0; /* 0x1d4 */ 143*ffc0ae0cSVishnu Patekar u32 perfwr1; /* 0x1d8 */ 144*ffc0ae0cSVishnu Patekar }; 145*ffc0ae0cSVishnu Patekar 146*ffc0ae0cSVishnu Patekar #define DXnGTR(x) (SUNXI_DRAM_CTL0_BASE + 0x00000340 + 0x80 * x) 147*ffc0ae0cSVishnu Patekar #define DXnGCR0(x) (SUNXI_DRAM_CTL0_BASE + 0x00000344 + 0x80 * x) 148*ffc0ae0cSVishnu Patekar #define DXnGSR0(x) (SUNXI_DRAM_CTL0_BASE + 0x00000348 + 0x80 * x) 149*ffc0ae0cSVishnu Patekar #define DXnGSR1(x) (SUNXI_DRAM_CTL0_BASE + 0x0000034c + 0x80 * x) 150*ffc0ae0cSVishnu Patekar #define DXnGSR2(x) (SUNXI_DRAM_CTL0_BASE + 0x00000350 + 0x80 * x) 151*ffc0ae0cSVishnu Patekar 152*ffc0ae0cSVishnu Patekar /* 153*ffc0ae0cSVishnu Patekar * DRAM common (sunxi_mctl_com_reg) register constants. 154*ffc0ae0cSVishnu Patekar */ 155*ffc0ae0cSVishnu Patekar #define MCTL_CR_RANK_MASK (3 << 0) 156*ffc0ae0cSVishnu Patekar #define MCTL_CR_RANK(x) (((x) - 1) << 0) 157*ffc0ae0cSVishnu Patekar #define MCTL_CR_BANK_MASK (3 << 2) 158*ffc0ae0cSVishnu Patekar #define MCTL_CR_BANK(x) ((x) << 2) 159*ffc0ae0cSVishnu Patekar #define MCTL_CR_ROW_MASK (0xf << 4) 160*ffc0ae0cSVishnu Patekar #define MCTL_CR_ROW(x) (((x) - 1) << 4) 161*ffc0ae0cSVishnu Patekar #define MCTL_CR_PAGE_SIZE_MASK (0xf << 8) 162*ffc0ae0cSVishnu Patekar #define MCTL_CR_PAGE_SIZE(x) ((fls(x) - 4) << 8) 163*ffc0ae0cSVishnu Patekar #define MCTL_CR_BUSW_MASK (7 << 12) 164*ffc0ae0cSVishnu Patekar #define MCTL_CR_BUSW8 (0 << 12) 165*ffc0ae0cSVishnu Patekar #define MCTL_CR_BUSW16 (1 << 12) 166*ffc0ae0cSVishnu Patekar #define MCTL_CR_SEQUENCE (1 << 15) 167*ffc0ae0cSVishnu Patekar #define MCTL_CR_DDR3 (3 << 16) 168*ffc0ae0cSVishnu Patekar #define MCTL_CR_CHANNEL_MASK (1 << 19) 169*ffc0ae0cSVishnu Patekar #define MCTL_CR_CHANNEL(x) (((x) - 1) << 19) 170*ffc0ae0cSVishnu Patekar #define MCTL_CR_UNKNOWN (0x4 << 20) 171*ffc0ae0cSVishnu Patekar #define MCTL_CR_CS1_CONTROL(x) ((x) << 24) 172*ffc0ae0cSVishnu Patekar 173*ffc0ae0cSVishnu Patekar /* DRAM control (sunxi_mctl_ctl_reg) register constants */ 174*ffc0ae0cSVishnu Patekar #define MCTL_MR0 0x1c70 /* CL=11, WR=12 */ 175*ffc0ae0cSVishnu Patekar #define MCTL_MR1 0x40 176*ffc0ae0cSVishnu Patekar #define MCTL_MR2 0x18 /* CWL=8 */ 177*ffc0ae0cSVishnu Patekar #define MCTL_MR3 0x0 178*ffc0ae0cSVishnu Patekar 179*ffc0ae0cSVishnu Patekar #endif /* _SUNXI_DRAM_SUN8I_A33_H */ 180