1*b20b70fcSMichael Kurz /* 2*b20b70fcSMichael Kurz * (C) Copyright 2016 3*b20b70fcSMichael Kurz * Michael Kurz, michi.kurz@gmail.com. 4*b20b70fcSMichael Kurz * 5*b20b70fcSMichael Kurz * SPDX-License-Identifier: GPL-2.0+ 6*b20b70fcSMichael Kurz */ 7*b20b70fcSMichael Kurz 8*b20b70fcSMichael Kurz #ifndef _STM32_SYSCFG_H 9*b20b70fcSMichael Kurz #define _STM32_SYSCFG_H 10*b20b70fcSMichael Kurz 11*b20b70fcSMichael Kurz struct stm32_syscfg_regs { 12*b20b70fcSMichael Kurz u32 memrmp; 13*b20b70fcSMichael Kurz u32 pmc; 14*b20b70fcSMichael Kurz u32 exticr1; 15*b20b70fcSMichael Kurz u32 exticr2; 16*b20b70fcSMichael Kurz u32 exticr3; 17*b20b70fcSMichael Kurz u32 exticr4; 18*b20b70fcSMichael Kurz u32 cmpcr; 19*b20b70fcSMichael Kurz }; 20*b20b70fcSMichael Kurz 21*b20b70fcSMichael Kurz /* 22*b20b70fcSMichael Kurz * SYSCFG registers base 23*b20b70fcSMichael Kurz */ 24*b20b70fcSMichael Kurz #define STM32_SYSCFG ((struct stm32_syscfg_regs *)STM32_SYSCFG_BASE) 25*b20b70fcSMichael Kurz 26*b20b70fcSMichael Kurz /* SYSCFG memory remap register */ 27*b20b70fcSMichael Kurz #define SYSCFG_MEMRMP_MEM_BOOT BIT(0) 28*b20b70fcSMichael Kurz #define SYSCFG_MEMRMP_SWP_FMC BIT(10) 29*b20b70fcSMichael Kurz 30*b20b70fcSMichael Kurz /* SYSCFG peripheral mode configuration register */ 31*b20b70fcSMichael Kurz #define SYSCFG_PMC_ADCXDC2 BIT(16) 32*b20b70fcSMichael Kurz #define SYSCFG_PMC_MII_RMII_SEL BIT(23) 33*b20b70fcSMichael Kurz 34*b20b70fcSMichael Kurz /* Compensation cell control register */ 35*b20b70fcSMichael Kurz #define SYSCFG_CMPCR_CMP_PD BIT(0) 36*b20b70fcSMichael Kurz #define SYSCFG_CMPCR_READY BIT(8) 37*b20b70fcSMichael Kurz 38*b20b70fcSMichael Kurz #endif 39