xref: /rk3399_rockchip-uboot/arch/arm/include/asm/arch-rockchip/ddr_rk3188.h (revision f9515756b6d76cde99b385dda905dfb20d31ea48)
1*3e747197SHeiko Stübner /*
2*3e747197SHeiko Stübner  * (C) Copyright 2015 Google, Inc
3*3e747197SHeiko Stübner  *
4*3e747197SHeiko Stübner  * SPDX-License-Identifier:	GPL-2.0
5*3e747197SHeiko Stübner  */
6*3e747197SHeiko Stübner 
7*3e747197SHeiko Stübner #ifndef _ASM_ARCH_DDR_RK3188_H
8*3e747197SHeiko Stübner #define _ASM_ARCH_DDR_RK3188_H
9*3e747197SHeiko Stübner 
10*3e747197SHeiko Stübner #include <asm/arch/ddr_rk3288.h>
11*3e747197SHeiko Stübner 
12*3e747197SHeiko Stübner /*
13*3e747197SHeiko Stübner  * RK3188 Memory scheduler register map.
14*3e747197SHeiko Stübner  */
15*3e747197SHeiko Stübner struct rk3188_msch {
16*3e747197SHeiko Stübner 	u32 coreid;
17*3e747197SHeiko Stübner 	u32 revisionid;
18*3e747197SHeiko Stübner 	u32 ddrconf;
19*3e747197SHeiko Stübner 	u32 ddrtiming;
20*3e747197SHeiko Stübner 	u32 ddrmode;
21*3e747197SHeiko Stübner 	u32 readlatency;
22*3e747197SHeiko Stübner };
23*3e747197SHeiko Stübner check_member(rk3188_msch, readlatency, 0x0014);
24*3e747197SHeiko Stübner 
25*3e747197SHeiko Stübner #endif
26