1*110fa979SWenyou Yang/* 2*110fa979SWenyou Yang * sama5d3_can.dtsi - Device Tree Include file for SAMA5D3 SoC with 3*110fa979SWenyou Yang * CAN support 4*110fa979SWenyou Yang * 5*110fa979SWenyou Yang * Copyright (C) 2013 Boris BREZILLON <b.brezillon@overkiz.com> 6*110fa979SWenyou Yang * 7*110fa979SWenyou Yang * Licensed under GPLv2. 8*110fa979SWenyou Yang */ 9*110fa979SWenyou Yang 10*110fa979SWenyou Yang#include <dt-bindings/pinctrl/at91.h> 11*110fa979SWenyou Yang#include <dt-bindings/interrupt-controller/irq.h> 12*110fa979SWenyou Yang 13*110fa979SWenyou Yang/ { 14*110fa979SWenyou Yang ahb { 15*110fa979SWenyou Yang apb { 16*110fa979SWenyou Yang pinctrl@fffff200 { 17*110fa979SWenyou Yang can0 { 18*110fa979SWenyou Yang pinctrl_can0_rx_tx: can0_rx_tx { 19*110fa979SWenyou Yang atmel,pins = 20*110fa979SWenyou Yang <AT91_PIOD 14 AT91_PERIPH_C AT91_PINCTRL_NONE /* PD14 periph C RX, conflicts with SCK0, SPI0_NPCS1 */ 21*110fa979SWenyou Yang AT91_PIOD 15 AT91_PERIPH_C AT91_PINCTRL_NONE>; /* PD15 periph C TX, conflicts with CTS0, SPI0_NPCS2 */ 22*110fa979SWenyou Yang }; 23*110fa979SWenyou Yang }; 24*110fa979SWenyou Yang 25*110fa979SWenyou Yang can1 { 26*110fa979SWenyou Yang pinctrl_can1_rx_tx: can1_rx_tx { 27*110fa979SWenyou Yang atmel,pins = 28*110fa979SWenyou Yang <AT91_PIOB 14 AT91_PERIPH_B AT91_PINCTRL_NONE /* PB14 periph B RX, conflicts with GCRS */ 29*110fa979SWenyou Yang AT91_PIOB 15 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PB15 periph B TX, conflicts with GCOL */ 30*110fa979SWenyou Yang }; 31*110fa979SWenyou Yang }; 32*110fa979SWenyou Yang 33*110fa979SWenyou Yang }; 34*110fa979SWenyou Yang 35*110fa979SWenyou Yang pmc: pmc@fffffc00 { 36*110fa979SWenyou Yang periphck { 37*110fa979SWenyou Yang can0_clk: can0_clk@40 { 38*110fa979SWenyou Yang #clock-cells = <0>; 39*110fa979SWenyou Yang reg = <40>; 40*110fa979SWenyou Yang atmel,clk-output-range = <0 66000000>; 41*110fa979SWenyou Yang }; 42*110fa979SWenyou Yang 43*110fa979SWenyou Yang can1_clk: can1_clk@41 { 44*110fa979SWenyou Yang #clock-cells = <0>; 45*110fa979SWenyou Yang reg = <41>; 46*110fa979SWenyou Yang atmel,clk-output-range = <0 66000000>; 47*110fa979SWenyou Yang }; 48*110fa979SWenyou Yang }; 49*110fa979SWenyou Yang }; 50*110fa979SWenyou Yang 51*110fa979SWenyou Yang can0: can@f000c000 { 52*110fa979SWenyou Yang compatible = "atmel,at91sam9x5-can"; 53*110fa979SWenyou Yang reg = <0xf000c000 0x300>; 54*110fa979SWenyou Yang interrupts = <40 IRQ_TYPE_LEVEL_HIGH 3>; 55*110fa979SWenyou Yang pinctrl-names = "default"; 56*110fa979SWenyou Yang pinctrl-0 = <&pinctrl_can0_rx_tx>; 57*110fa979SWenyou Yang clocks = <&can0_clk>; 58*110fa979SWenyou Yang clock-names = "can_clk"; 59*110fa979SWenyou Yang status = "disabled"; 60*110fa979SWenyou Yang }; 61*110fa979SWenyou Yang 62*110fa979SWenyou Yang can1: can@f8010000 { 63*110fa979SWenyou Yang compatible = "atmel,at91sam9x5-can"; 64*110fa979SWenyou Yang reg = <0xf8010000 0x300>; 65*110fa979SWenyou Yang interrupts = <41 IRQ_TYPE_LEVEL_HIGH 3>; 66*110fa979SWenyou Yang pinctrl-names = "default"; 67*110fa979SWenyou Yang pinctrl-0 = <&pinctrl_can1_rx_tx>; 68*110fa979SWenyou Yang clocks = <&can1_clk>; 69*110fa979SWenyou Yang clock-names = "can_clk"; 70*110fa979SWenyou Yang status = "disabled"; 71*110fa979SWenyou Yang }; 72*110fa979SWenyou Yang }; 73*110fa979SWenyou Yang }; 74*110fa979SWenyou Yang}; 75