1*2c4b2dd2SWenyou Yang#include "skeleton.dtsi" 2*2c4b2dd2SWenyou Yang 3*2c4b2dd2SWenyou Yang/ { 4*2c4b2dd2SWenyou Yang model = "Atmel SAMA5D2 family SoC"; 5*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2"; 6*2c4b2dd2SWenyou Yang 7*2c4b2dd2SWenyou Yang aliases { 8*2c4b2dd2SWenyou Yang spi0 = &spi0; 9*2c4b2dd2SWenyou Yang spi1 = &qspi0; 10*2c4b2dd2SWenyou Yang i2c0 = &i2c0; 11*2c4b2dd2SWenyou Yang i2c1 = &i2c1; 12*2c4b2dd2SWenyou Yang }; 13*2c4b2dd2SWenyou Yang 14*2c4b2dd2SWenyou Yang clocks { 15*2c4b2dd2SWenyou Yang slow_xtal: slow_xtal { 16*2c4b2dd2SWenyou Yang compatible = "fixed-clock"; 17*2c4b2dd2SWenyou Yang #clock-cells = <0>; 18*2c4b2dd2SWenyou Yang clock-frequency = <0>; 19*2c4b2dd2SWenyou Yang }; 20*2c4b2dd2SWenyou Yang 21*2c4b2dd2SWenyou Yang main_xtal: main_xtal { 22*2c4b2dd2SWenyou Yang compatible = "fixed-clock"; 23*2c4b2dd2SWenyou Yang #clock-cells = <0>; 24*2c4b2dd2SWenyou Yang clock-frequency = <0>; 25*2c4b2dd2SWenyou Yang }; 26*2c4b2dd2SWenyou Yang }; 27*2c4b2dd2SWenyou Yang 28*2c4b2dd2SWenyou Yang ahb { 29*2c4b2dd2SWenyou Yang compatible = "simple-bus"; 30*2c4b2dd2SWenyou Yang #address-cells = <1>; 31*2c4b2dd2SWenyou Yang #size-cells = <1>; 32*2c4b2dd2SWenyou Yang 33*2c4b2dd2SWenyou Yang usb1: ohci@00400000 { 34*2c4b2dd2SWenyou Yang compatible = "atmel,at91rm9200-ohci", "usb-ohci"; 35*2c4b2dd2SWenyou Yang reg = <0x00400000 0x100000>; 36*2c4b2dd2SWenyou Yang clocks = <&uhphs_clk>, <&uhphs_clk>, <&uhpck>; 37*2c4b2dd2SWenyou Yang clock-names = "ohci_clk", "hclk", "uhpck"; 38*2c4b2dd2SWenyou Yang status = "disabled"; 39*2c4b2dd2SWenyou Yang }; 40*2c4b2dd2SWenyou Yang 41*2c4b2dd2SWenyou Yang usb2: ehci@00500000 { 42*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9g45-ehci", "usb-ehci"; 43*2c4b2dd2SWenyou Yang reg = <0x00500000 0x100000>; 44*2c4b2dd2SWenyou Yang clocks = <&utmi>, <&uhphs_clk>; 45*2c4b2dd2SWenyou Yang clock-names = "usb_clk", "ehci_clk"; 46*2c4b2dd2SWenyou Yang status = "disabled"; 47*2c4b2dd2SWenyou Yang }; 48*2c4b2dd2SWenyou Yang 49*2c4b2dd2SWenyou Yang sdmmc0: sdio-host@a0000000 { 50*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-sdhci"; 51*2c4b2dd2SWenyou Yang reg = <0xa0000000 0x300>; 52*2c4b2dd2SWenyou Yang clocks = <&sdmmc0_hclk>, <&sdmmc0_gclk>, <&main>; 53*2c4b2dd2SWenyou Yang clock-names = "hclock", "multclk", "baseclk"; 54*2c4b2dd2SWenyou Yang status = "disabled"; 55*2c4b2dd2SWenyou Yang }; 56*2c4b2dd2SWenyou Yang 57*2c4b2dd2SWenyou Yang sdmmc1: sdio-host@b0000000 { 58*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-sdhci"; 59*2c4b2dd2SWenyou Yang reg = <0xb0000000 0x300>; 60*2c4b2dd2SWenyou Yang clocks = <&sdmmc1_hclk>, <&sdmmc1_gclk>, <&main>; 61*2c4b2dd2SWenyou Yang clock-names = "hclock", "multclk", "baseclk"; 62*2c4b2dd2SWenyou Yang status = "disabled"; 63*2c4b2dd2SWenyou Yang }; 64*2c4b2dd2SWenyou Yang 65*2c4b2dd2SWenyou Yang apb { 66*2c4b2dd2SWenyou Yang compatible = "simple-bus"; 67*2c4b2dd2SWenyou Yang #address-cells = <1>; 68*2c4b2dd2SWenyou Yang #size-cells = <1>; 69*2c4b2dd2SWenyou Yang 70*2c4b2dd2SWenyou Yang pmc: pmc@f0014000 { 71*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-pmc", "syscon"; 72*2c4b2dd2SWenyou Yang reg = <0xf0014000 0x160>; 73*2c4b2dd2SWenyou Yang #address-cells = <1>; 74*2c4b2dd2SWenyou Yang #size-cells = <0>; 75*2c4b2dd2SWenyou Yang #interrupt-cells = <1>; 76*2c4b2dd2SWenyou Yang 77*2c4b2dd2SWenyou Yang main: mainck { 78*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-main"; 79*2c4b2dd2SWenyou Yang #clock-cells = <0>; 80*2c4b2dd2SWenyou Yang }; 81*2c4b2dd2SWenyou Yang 82*2c4b2dd2SWenyou Yang plla: pllack { 83*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d3-clk-pll"; 84*2c4b2dd2SWenyou Yang #clock-cells = <0>; 85*2c4b2dd2SWenyou Yang clocks = <&main>; 86*2c4b2dd2SWenyou Yang reg = <0>; 87*2c4b2dd2SWenyou Yang atmel,clk-input-range = <12000000 12000000>; 88*2c4b2dd2SWenyou Yang #atmel,pll-clk-output-range-cells = <4>; 89*2c4b2dd2SWenyou Yang atmel,pll-clk-output-ranges = <600000000 1200000000 0 0>; 90*2c4b2dd2SWenyou Yang }; 91*2c4b2dd2SWenyou Yang 92*2c4b2dd2SWenyou Yang plladiv: plladivck { 93*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-plldiv"; 94*2c4b2dd2SWenyou Yang #clock-cells = <0>; 95*2c4b2dd2SWenyou Yang clocks = <&plla>; 96*2c4b2dd2SWenyou Yang }; 97*2c4b2dd2SWenyou Yang 98*2c4b2dd2SWenyou Yang audio_pll_frac: audiopll_fracck { 99*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-clk-audio-pll-frac"; 100*2c4b2dd2SWenyou Yang #clock-cells = <0>; 101*2c4b2dd2SWenyou Yang clocks = <&main>; 102*2c4b2dd2SWenyou Yang }; 103*2c4b2dd2SWenyou Yang 104*2c4b2dd2SWenyou Yang audio_pll_pad: audiopll_padck { 105*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-clk-audio-pll-pad"; 106*2c4b2dd2SWenyou Yang #clock-cells = <0>; 107*2c4b2dd2SWenyou Yang clocks = <&audio_pll_frac>; 108*2c4b2dd2SWenyou Yang }; 109*2c4b2dd2SWenyou Yang 110*2c4b2dd2SWenyou Yang audio_pll_pmc: audiopll_pmcck { 111*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-clk-audio-pll-pmc"; 112*2c4b2dd2SWenyou Yang #clock-cells = <0>; 113*2c4b2dd2SWenyou Yang clocks = <&audio_pll_frac>; 114*2c4b2dd2SWenyou Yang }; 115*2c4b2dd2SWenyou Yang 116*2c4b2dd2SWenyou Yang utmi: utmick { 117*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-utmi"; 118*2c4b2dd2SWenyou Yang #clock-cells = <0>; 119*2c4b2dd2SWenyou Yang clocks = <&main>; 120*2c4b2dd2SWenyou Yang }; 121*2c4b2dd2SWenyou Yang 122*2c4b2dd2SWenyou Yang mck: masterck { 123*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-master"; 124*2c4b2dd2SWenyou Yang #clock-cells = <0>; 125*2c4b2dd2SWenyou Yang clocks = <&main>, <&plladiv>, <&utmi>; 126*2c4b2dd2SWenyou Yang atmel,clk-output-range = <124000000 166000000>; 127*2c4b2dd2SWenyou Yang atmel,clk-divisors = <1 2 4 3>; 128*2c4b2dd2SWenyou Yang }; 129*2c4b2dd2SWenyou Yang 130*2c4b2dd2SWenyou Yang h32ck: h32mxck { 131*2c4b2dd2SWenyou Yang #clock-cells = <0>; 132*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d4-clk-h32mx"; 133*2c4b2dd2SWenyou Yang clocks = <&mck>; 134*2c4b2dd2SWenyou Yang }; 135*2c4b2dd2SWenyou Yang 136*2c4b2dd2SWenyou Yang usb: usbck { 137*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-usb"; 138*2c4b2dd2SWenyou Yang #clock-cells = <0>; 139*2c4b2dd2SWenyou Yang clocks = <&plladiv>, <&utmi>; 140*2c4b2dd2SWenyou Yang }; 141*2c4b2dd2SWenyou Yang 142*2c4b2dd2SWenyou Yang prog: progck { 143*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-programmable"; 144*2c4b2dd2SWenyou Yang #address-cells = <1>; 145*2c4b2dd2SWenyou Yang #size-cells = <0>; 146*2c4b2dd2SWenyou Yang interrupt-parent = <&pmc>; 147*2c4b2dd2SWenyou Yang clocks = <&main>, <&plladiv>, <&utmi>, <&mck>; 148*2c4b2dd2SWenyou Yang 149*2c4b2dd2SWenyou Yang prog0: prog0 { 150*2c4b2dd2SWenyou Yang #clock-cells = <0>; 151*2c4b2dd2SWenyou Yang reg = <0>; 152*2c4b2dd2SWenyou Yang }; 153*2c4b2dd2SWenyou Yang 154*2c4b2dd2SWenyou Yang prog1: prog1 { 155*2c4b2dd2SWenyou Yang #clock-cells = <0>; 156*2c4b2dd2SWenyou Yang reg = <1>; 157*2c4b2dd2SWenyou Yang }; 158*2c4b2dd2SWenyou Yang 159*2c4b2dd2SWenyou Yang prog2: prog2 { 160*2c4b2dd2SWenyou Yang #clock-cells = <0>; 161*2c4b2dd2SWenyou Yang reg = <2>; 162*2c4b2dd2SWenyou Yang }; 163*2c4b2dd2SWenyou Yang }; 164*2c4b2dd2SWenyou Yang 165*2c4b2dd2SWenyou Yang systemck { 166*2c4b2dd2SWenyou Yang compatible = "atmel,at91rm9200-clk-system"; 167*2c4b2dd2SWenyou Yang #address-cells = <1>; 168*2c4b2dd2SWenyou Yang #size-cells = <0>; 169*2c4b2dd2SWenyou Yang 170*2c4b2dd2SWenyou Yang ddrck: ddrck { 171*2c4b2dd2SWenyou Yang #clock-cells = <0>; 172*2c4b2dd2SWenyou Yang reg = <2>; 173*2c4b2dd2SWenyou Yang clocks = <&mck>; 174*2c4b2dd2SWenyou Yang }; 175*2c4b2dd2SWenyou Yang 176*2c4b2dd2SWenyou Yang lcdck: lcdck { 177*2c4b2dd2SWenyou Yang #clock-cells = <0>; 178*2c4b2dd2SWenyou Yang reg = <3>; 179*2c4b2dd2SWenyou Yang clocks = <&mck>; 180*2c4b2dd2SWenyou Yang }; 181*2c4b2dd2SWenyou Yang 182*2c4b2dd2SWenyou Yang uhpck: uhpck { 183*2c4b2dd2SWenyou Yang #clock-cells = <0>; 184*2c4b2dd2SWenyou Yang reg = <6>; 185*2c4b2dd2SWenyou Yang clocks = <&usb>; 186*2c4b2dd2SWenyou Yang }; 187*2c4b2dd2SWenyou Yang 188*2c4b2dd2SWenyou Yang udpck: udpck { 189*2c4b2dd2SWenyou Yang #clock-cells = <0>; 190*2c4b2dd2SWenyou Yang reg = <7>; 191*2c4b2dd2SWenyou Yang clocks = <&usb>; 192*2c4b2dd2SWenyou Yang }; 193*2c4b2dd2SWenyou Yang 194*2c4b2dd2SWenyou Yang pck0: pck0 { 195*2c4b2dd2SWenyou Yang #clock-cells = <0>; 196*2c4b2dd2SWenyou Yang reg = <8>; 197*2c4b2dd2SWenyou Yang clocks = <&prog0>; 198*2c4b2dd2SWenyou Yang }; 199*2c4b2dd2SWenyou Yang 200*2c4b2dd2SWenyou Yang pck1: pck1 { 201*2c4b2dd2SWenyou Yang #clock-cells = <0>; 202*2c4b2dd2SWenyou Yang reg = <9>; 203*2c4b2dd2SWenyou Yang clocks = <&prog1>; 204*2c4b2dd2SWenyou Yang }; 205*2c4b2dd2SWenyou Yang 206*2c4b2dd2SWenyou Yang pck2: pck2 { 207*2c4b2dd2SWenyou Yang #clock-cells = <0>; 208*2c4b2dd2SWenyou Yang reg = <10>; 209*2c4b2dd2SWenyou Yang clocks = <&prog2>; 210*2c4b2dd2SWenyou Yang }; 211*2c4b2dd2SWenyou Yang 212*2c4b2dd2SWenyou Yang iscck: iscck { 213*2c4b2dd2SWenyou Yang #clock-cells = <0>; 214*2c4b2dd2SWenyou Yang reg = <18>; 215*2c4b2dd2SWenyou Yang clocks = <&mck>; 216*2c4b2dd2SWenyou Yang }; 217*2c4b2dd2SWenyou Yang }; 218*2c4b2dd2SWenyou Yang 219*2c4b2dd2SWenyou Yang periph32ck { 220*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-peripheral"; 221*2c4b2dd2SWenyou Yang #address-cells = <1>; 222*2c4b2dd2SWenyou Yang #size-cells = <0>; 223*2c4b2dd2SWenyou Yang clocks = <&h32ck>; 224*2c4b2dd2SWenyou Yang 225*2c4b2dd2SWenyou Yang macb0_clk: macb0_clk { 226*2c4b2dd2SWenyou Yang #clock-cells = <0>; 227*2c4b2dd2SWenyou Yang reg = <5>; 228*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 229*2c4b2dd2SWenyou Yang }; 230*2c4b2dd2SWenyou Yang 231*2c4b2dd2SWenyou Yang tdes_clk: tdes_clk { 232*2c4b2dd2SWenyou Yang #clock-cells = <0>; 233*2c4b2dd2SWenyou Yang reg = <11>; 234*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 235*2c4b2dd2SWenyou Yang }; 236*2c4b2dd2SWenyou Yang 237*2c4b2dd2SWenyou Yang matrix1_clk: matrix1_clk { 238*2c4b2dd2SWenyou Yang #clock-cells = <0>; 239*2c4b2dd2SWenyou Yang reg = <14>; 240*2c4b2dd2SWenyou Yang }; 241*2c4b2dd2SWenyou Yang 242*2c4b2dd2SWenyou Yang hsmc_clk: hsmc_clk { 243*2c4b2dd2SWenyou Yang #clock-cells = <0>; 244*2c4b2dd2SWenyou Yang reg = <17>; 245*2c4b2dd2SWenyou Yang }; 246*2c4b2dd2SWenyou Yang 247*2c4b2dd2SWenyou Yang pioA_clk: pioA_clk { 248*2c4b2dd2SWenyou Yang #clock-cells = <0>; 249*2c4b2dd2SWenyou Yang reg = <18>; 250*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 251*2c4b2dd2SWenyou Yang }; 252*2c4b2dd2SWenyou Yang 253*2c4b2dd2SWenyou Yang flx0_clk: flx0_clk { 254*2c4b2dd2SWenyou Yang #clock-cells = <0>; 255*2c4b2dd2SWenyou Yang reg = <19>; 256*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 257*2c4b2dd2SWenyou Yang }; 258*2c4b2dd2SWenyou Yang 259*2c4b2dd2SWenyou Yang flx1_clk: flx1_clk { 260*2c4b2dd2SWenyou Yang #clock-cells = <0>; 261*2c4b2dd2SWenyou Yang reg = <20>; 262*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 263*2c4b2dd2SWenyou Yang }; 264*2c4b2dd2SWenyou Yang 265*2c4b2dd2SWenyou Yang flx2_clk: flx2_clk { 266*2c4b2dd2SWenyou Yang #clock-cells = <0>; 267*2c4b2dd2SWenyou Yang reg = <21>; 268*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 269*2c4b2dd2SWenyou Yang }; 270*2c4b2dd2SWenyou Yang 271*2c4b2dd2SWenyou Yang flx3_clk: flx3_clk { 272*2c4b2dd2SWenyou Yang #clock-cells = <0>; 273*2c4b2dd2SWenyou Yang reg = <22>; 274*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 275*2c4b2dd2SWenyou Yang }; 276*2c4b2dd2SWenyou Yang 277*2c4b2dd2SWenyou Yang flx4_clk: flx4_clk { 278*2c4b2dd2SWenyou Yang #clock-cells = <0>; 279*2c4b2dd2SWenyou Yang reg = <23>; 280*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 281*2c4b2dd2SWenyou Yang }; 282*2c4b2dd2SWenyou Yang 283*2c4b2dd2SWenyou Yang uart0_clk: uart0_clk { 284*2c4b2dd2SWenyou Yang #clock-cells = <0>; 285*2c4b2dd2SWenyou Yang reg = <24>; 286*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 287*2c4b2dd2SWenyou Yang }; 288*2c4b2dd2SWenyou Yang 289*2c4b2dd2SWenyou Yang uart1_clk: uart1_clk { 290*2c4b2dd2SWenyou Yang #clock-cells = <0>; 291*2c4b2dd2SWenyou Yang reg = <25>; 292*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 293*2c4b2dd2SWenyou Yang }; 294*2c4b2dd2SWenyou Yang 295*2c4b2dd2SWenyou Yang uart2_clk: uart2_clk { 296*2c4b2dd2SWenyou Yang #clock-cells = <0>; 297*2c4b2dd2SWenyou Yang reg = <26>; 298*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 299*2c4b2dd2SWenyou Yang }; 300*2c4b2dd2SWenyou Yang 301*2c4b2dd2SWenyou Yang uart3_clk: uart3_clk { 302*2c4b2dd2SWenyou Yang #clock-cells = <0>; 303*2c4b2dd2SWenyou Yang reg = <27>; 304*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 305*2c4b2dd2SWenyou Yang }; 306*2c4b2dd2SWenyou Yang 307*2c4b2dd2SWenyou Yang uart4_clk: uart4_clk { 308*2c4b2dd2SWenyou Yang #clock-cells = <0>; 309*2c4b2dd2SWenyou Yang reg = <28>; 310*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 311*2c4b2dd2SWenyou Yang }; 312*2c4b2dd2SWenyou Yang 313*2c4b2dd2SWenyou Yang twi0_clk: twi0_clk { 314*2c4b2dd2SWenyou Yang reg = <29>; 315*2c4b2dd2SWenyou Yang #clock-cells = <0>; 316*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 317*2c4b2dd2SWenyou Yang }; 318*2c4b2dd2SWenyou Yang 319*2c4b2dd2SWenyou Yang twi1_clk: twi1_clk { 320*2c4b2dd2SWenyou Yang #clock-cells = <0>; 321*2c4b2dd2SWenyou Yang reg = <30>; 322*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 323*2c4b2dd2SWenyou Yang }; 324*2c4b2dd2SWenyou Yang 325*2c4b2dd2SWenyou Yang spi0_clk: spi0_clk { 326*2c4b2dd2SWenyou Yang #clock-cells = <0>; 327*2c4b2dd2SWenyou Yang reg = <33>; 328*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 329*2c4b2dd2SWenyou Yang }; 330*2c4b2dd2SWenyou Yang 331*2c4b2dd2SWenyou Yang spi1_clk: spi1_clk { 332*2c4b2dd2SWenyou Yang #clock-cells = <0>; 333*2c4b2dd2SWenyou Yang reg = <34>; 334*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 335*2c4b2dd2SWenyou Yang }; 336*2c4b2dd2SWenyou Yang 337*2c4b2dd2SWenyou Yang tcb0_clk: tcb0_clk { 338*2c4b2dd2SWenyou Yang #clock-cells = <0>; 339*2c4b2dd2SWenyou Yang reg = <35>; 340*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 341*2c4b2dd2SWenyou Yang }; 342*2c4b2dd2SWenyou Yang 343*2c4b2dd2SWenyou Yang tcb1_clk: tcb1_clk { 344*2c4b2dd2SWenyou Yang #clock-cells = <0>; 345*2c4b2dd2SWenyou Yang reg = <36>; 346*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 347*2c4b2dd2SWenyou Yang }; 348*2c4b2dd2SWenyou Yang 349*2c4b2dd2SWenyou Yang pwm_clk: pwm_clk { 350*2c4b2dd2SWenyou Yang #clock-cells = <0>; 351*2c4b2dd2SWenyou Yang reg = <38>; 352*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 353*2c4b2dd2SWenyou Yang }; 354*2c4b2dd2SWenyou Yang 355*2c4b2dd2SWenyou Yang adc_clk: adc_clk { 356*2c4b2dd2SWenyou Yang #clock-cells = <0>; 357*2c4b2dd2SWenyou Yang reg = <40>; 358*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 359*2c4b2dd2SWenyou Yang }; 360*2c4b2dd2SWenyou Yang 361*2c4b2dd2SWenyou Yang uhphs_clk: uhphs_clk { 362*2c4b2dd2SWenyou Yang #clock-cells = <0>; 363*2c4b2dd2SWenyou Yang reg = <41>; 364*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 365*2c4b2dd2SWenyou Yang }; 366*2c4b2dd2SWenyou Yang 367*2c4b2dd2SWenyou Yang udphs_clk: udphs_clk { 368*2c4b2dd2SWenyou Yang #clock-cells = <0>; 369*2c4b2dd2SWenyou Yang reg = <42>; 370*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 371*2c4b2dd2SWenyou Yang }; 372*2c4b2dd2SWenyou Yang 373*2c4b2dd2SWenyou Yang ssc0_clk: ssc0_clk { 374*2c4b2dd2SWenyou Yang #clock-cells = <0>; 375*2c4b2dd2SWenyou Yang reg = <43>; 376*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 377*2c4b2dd2SWenyou Yang }; 378*2c4b2dd2SWenyou Yang 379*2c4b2dd2SWenyou Yang ssc1_clk: ssc1_clk { 380*2c4b2dd2SWenyou Yang #clock-cells = <0>; 381*2c4b2dd2SWenyou Yang reg = <44>; 382*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 383*2c4b2dd2SWenyou Yang }; 384*2c4b2dd2SWenyou Yang 385*2c4b2dd2SWenyou Yang trng_clk: trng_clk { 386*2c4b2dd2SWenyou Yang #clock-cells = <0>; 387*2c4b2dd2SWenyou Yang reg = <47>; 388*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 389*2c4b2dd2SWenyou Yang }; 390*2c4b2dd2SWenyou Yang 391*2c4b2dd2SWenyou Yang pdmic_clk: pdmic_clk { 392*2c4b2dd2SWenyou Yang #clock-cells = <0>; 393*2c4b2dd2SWenyou Yang reg = <48>; 394*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 395*2c4b2dd2SWenyou Yang }; 396*2c4b2dd2SWenyou Yang 397*2c4b2dd2SWenyou Yang i2s0_clk: i2s0_clk { 398*2c4b2dd2SWenyou Yang #clock-cells = <0>; 399*2c4b2dd2SWenyou Yang reg = <54>; 400*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 401*2c4b2dd2SWenyou Yang }; 402*2c4b2dd2SWenyou Yang 403*2c4b2dd2SWenyou Yang i2s1_clk: i2s1_clk { 404*2c4b2dd2SWenyou Yang #clock-cells = <0>; 405*2c4b2dd2SWenyou Yang reg = <55>; 406*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 407*2c4b2dd2SWenyou Yang }; 408*2c4b2dd2SWenyou Yang 409*2c4b2dd2SWenyou Yang can0_clk: can0_clk { 410*2c4b2dd2SWenyou Yang #clock-cells = <0>; 411*2c4b2dd2SWenyou Yang reg = <56>; 412*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 413*2c4b2dd2SWenyou Yang }; 414*2c4b2dd2SWenyou Yang 415*2c4b2dd2SWenyou Yang can1_clk: can1_clk { 416*2c4b2dd2SWenyou Yang #clock-cells = <0>; 417*2c4b2dd2SWenyou Yang reg = <57>; 418*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 419*2c4b2dd2SWenyou Yang }; 420*2c4b2dd2SWenyou Yang 421*2c4b2dd2SWenyou Yang classd_clk: classd_clk { 422*2c4b2dd2SWenyou Yang #clock-cells = <0>; 423*2c4b2dd2SWenyou Yang reg = <59>; 424*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 425*2c4b2dd2SWenyou Yang }; 426*2c4b2dd2SWenyou Yang }; 427*2c4b2dd2SWenyou Yang 428*2c4b2dd2SWenyou Yang periph64ck { 429*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-peripheral"; 430*2c4b2dd2SWenyou Yang #address-cells = <1>; 431*2c4b2dd2SWenyou Yang #size-cells = <0>; 432*2c4b2dd2SWenyou Yang clocks = <&mck>; 433*2c4b2dd2SWenyou Yang 434*2c4b2dd2SWenyou Yang dma0_clk: dma0_clk { 435*2c4b2dd2SWenyou Yang #clock-cells = <0>; 436*2c4b2dd2SWenyou Yang reg = <6>; 437*2c4b2dd2SWenyou Yang }; 438*2c4b2dd2SWenyou Yang 439*2c4b2dd2SWenyou Yang dma1_clk: dma1_clk { 440*2c4b2dd2SWenyou Yang #clock-cells = <0>; 441*2c4b2dd2SWenyou Yang reg = <7>; 442*2c4b2dd2SWenyou Yang }; 443*2c4b2dd2SWenyou Yang 444*2c4b2dd2SWenyou Yang aes_clk: aes_clk { 445*2c4b2dd2SWenyou Yang #clock-cells = <0>; 446*2c4b2dd2SWenyou Yang reg = <9>; 447*2c4b2dd2SWenyou Yang }; 448*2c4b2dd2SWenyou Yang 449*2c4b2dd2SWenyou Yang aesb_clk: aesb_clk { 450*2c4b2dd2SWenyou Yang #clock-cells = <0>; 451*2c4b2dd2SWenyou Yang reg = <10>; 452*2c4b2dd2SWenyou Yang }; 453*2c4b2dd2SWenyou Yang 454*2c4b2dd2SWenyou Yang sha_clk: sha_clk { 455*2c4b2dd2SWenyou Yang #clock-cells = <0>; 456*2c4b2dd2SWenyou Yang reg = <12>; 457*2c4b2dd2SWenyou Yang }; 458*2c4b2dd2SWenyou Yang 459*2c4b2dd2SWenyou Yang mpddr_clk: mpddr_clk { 460*2c4b2dd2SWenyou Yang #clock-cells = <0>; 461*2c4b2dd2SWenyou Yang reg = <13>; 462*2c4b2dd2SWenyou Yang }; 463*2c4b2dd2SWenyou Yang 464*2c4b2dd2SWenyou Yang matrix0_clk: matrix0_clk { 465*2c4b2dd2SWenyou Yang #clock-cells = <0>; 466*2c4b2dd2SWenyou Yang reg = <15>; 467*2c4b2dd2SWenyou Yang }; 468*2c4b2dd2SWenyou Yang 469*2c4b2dd2SWenyou Yang sdmmc0_hclk: sdmmc0_hclk { 470*2c4b2dd2SWenyou Yang #clock-cells = <0>; 471*2c4b2dd2SWenyou Yang reg = <31>; 472*2c4b2dd2SWenyou Yang }; 473*2c4b2dd2SWenyou Yang 474*2c4b2dd2SWenyou Yang sdmmc1_hclk: sdmmc1_hclk { 475*2c4b2dd2SWenyou Yang #clock-cells = <0>; 476*2c4b2dd2SWenyou Yang reg = <32>; 477*2c4b2dd2SWenyou Yang }; 478*2c4b2dd2SWenyou Yang 479*2c4b2dd2SWenyou Yang lcdc_clk: lcdc_clk { 480*2c4b2dd2SWenyou Yang #clock-cells = <0>; 481*2c4b2dd2SWenyou Yang reg = <45>; 482*2c4b2dd2SWenyou Yang }; 483*2c4b2dd2SWenyou Yang 484*2c4b2dd2SWenyou Yang isc_clk: isc_clk { 485*2c4b2dd2SWenyou Yang #clock-cells = <0>; 486*2c4b2dd2SWenyou Yang reg = <46>; 487*2c4b2dd2SWenyou Yang }; 488*2c4b2dd2SWenyou Yang 489*2c4b2dd2SWenyou Yang qspi0_clk: qspi0_clk { 490*2c4b2dd2SWenyou Yang #clock-cells = <0>; 491*2c4b2dd2SWenyou Yang reg = <52>; 492*2c4b2dd2SWenyou Yang }; 493*2c4b2dd2SWenyou Yang 494*2c4b2dd2SWenyou Yang qspi1_clk: qspi1_clk { 495*2c4b2dd2SWenyou Yang #clock-cells = <0>; 496*2c4b2dd2SWenyou Yang reg = <53>; 497*2c4b2dd2SWenyou Yang }; 498*2c4b2dd2SWenyou Yang }; 499*2c4b2dd2SWenyou Yang 500*2c4b2dd2SWenyou Yang gck { 501*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-clk-generated"; 502*2c4b2dd2SWenyou Yang #address-cells = <1>; 503*2c4b2dd2SWenyou Yang #size-cells = <0>; 504*2c4b2dd2SWenyou Yang interrupt-parent = <&pmc>; 505*2c4b2dd2SWenyou Yang clocks = <&main>, <&plla>, <&utmi>, <&mck>; 506*2c4b2dd2SWenyou Yang 507*2c4b2dd2SWenyou Yang sdmmc0_gclk: sdmmc0_gclk { 508*2c4b2dd2SWenyou Yang #clock-cells = <0>; 509*2c4b2dd2SWenyou Yang reg = <31>; 510*2c4b2dd2SWenyou Yang }; 511*2c4b2dd2SWenyou Yang 512*2c4b2dd2SWenyou Yang sdmmc1_gclk: sdmmc1_gclk { 513*2c4b2dd2SWenyou Yang #clock-cells = <0>; 514*2c4b2dd2SWenyou Yang reg = <32>; 515*2c4b2dd2SWenyou Yang }; 516*2c4b2dd2SWenyou Yang 517*2c4b2dd2SWenyou Yang tcb0_gclk: tcb0_gclk { 518*2c4b2dd2SWenyou Yang #clock-cells = <0>; 519*2c4b2dd2SWenyou Yang reg = <35>; 520*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 521*2c4b2dd2SWenyou Yang }; 522*2c4b2dd2SWenyou Yang 523*2c4b2dd2SWenyou Yang tcb1_gclk: tcb1_gclk { 524*2c4b2dd2SWenyou Yang #clock-cells = <0>; 525*2c4b2dd2SWenyou Yang reg = <36>; 526*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 527*2c4b2dd2SWenyou Yang }; 528*2c4b2dd2SWenyou Yang 529*2c4b2dd2SWenyou Yang pwm_gclk: pwm_gclk { 530*2c4b2dd2SWenyou Yang #clock-cells = <0>; 531*2c4b2dd2SWenyou Yang reg = <38>; 532*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 83000000>; 533*2c4b2dd2SWenyou Yang }; 534*2c4b2dd2SWenyou Yang 535*2c4b2dd2SWenyou Yang pdmic_gclk: pdmic_gclk { 536*2c4b2dd2SWenyou Yang #clock-cells = <0>; 537*2c4b2dd2SWenyou Yang reg = <48>; 538*2c4b2dd2SWenyou Yang }; 539*2c4b2dd2SWenyou Yang 540*2c4b2dd2SWenyou Yang i2s0_gclk: i2s0_gclk { 541*2c4b2dd2SWenyou Yang #clock-cells = <0>; 542*2c4b2dd2SWenyou Yang reg = <54>; 543*2c4b2dd2SWenyou Yang }; 544*2c4b2dd2SWenyou Yang 545*2c4b2dd2SWenyou Yang i2s1_gclk: i2s1_gclk { 546*2c4b2dd2SWenyou Yang #clock-cells = <0>; 547*2c4b2dd2SWenyou Yang reg = <55>; 548*2c4b2dd2SWenyou Yang }; 549*2c4b2dd2SWenyou Yang 550*2c4b2dd2SWenyou Yang can0_gclk: can0_gclk { 551*2c4b2dd2SWenyou Yang #clock-cells = <0>; 552*2c4b2dd2SWenyou Yang reg = <56>; 553*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 80000000>; 554*2c4b2dd2SWenyou Yang }; 555*2c4b2dd2SWenyou Yang 556*2c4b2dd2SWenyou Yang can1_gclk: can1_gclk { 557*2c4b2dd2SWenyou Yang #clock-cells = <0>; 558*2c4b2dd2SWenyou Yang reg = <57>; 559*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 80000000>; 560*2c4b2dd2SWenyou Yang }; 561*2c4b2dd2SWenyou Yang 562*2c4b2dd2SWenyou Yang classd_gclk: classd_gclk { 563*2c4b2dd2SWenyou Yang #clock-cells = <0>; 564*2c4b2dd2SWenyou Yang reg = <59>; 565*2c4b2dd2SWenyou Yang atmel,clk-output-range = <0 100000000>; 566*2c4b2dd2SWenyou Yang }; 567*2c4b2dd2SWenyou Yang }; 568*2c4b2dd2SWenyou Yang }; 569*2c4b2dd2SWenyou Yang 570*2c4b2dd2SWenyou Yang qspi0: spi@f0020000 { 571*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-qspi"; 572*2c4b2dd2SWenyou Yang reg = <0xf0020000 0x100>, <0xd0000000 0x08000000>; 573*2c4b2dd2SWenyou Yang reg-names = "qspi_base", "qspi_mmap"; 574*2c4b2dd2SWenyou Yang #address-cells = <1>; 575*2c4b2dd2SWenyou Yang #size-cells = <0>; 576*2c4b2dd2SWenyou Yang clocks = <&qspi0_clk>; 577*2c4b2dd2SWenyou Yang status = "disabled"; 578*2c4b2dd2SWenyou Yang }; 579*2c4b2dd2SWenyou Yang 580*2c4b2dd2SWenyou Yang spi0: spi@f8000000 { 581*2c4b2dd2SWenyou Yang compatible = "atmel,at91rm9200-spi"; 582*2c4b2dd2SWenyou Yang reg = <0xf8000000 0x100>; 583*2c4b2dd2SWenyou Yang clocks = <&spi0_clk>; 584*2c4b2dd2SWenyou Yang clock-names = "spi_clk"; 585*2c4b2dd2SWenyou Yang #address-cells = <1>; 586*2c4b2dd2SWenyou Yang #size-cells = <0>; 587*2c4b2dd2SWenyou Yang status = "disabled"; 588*2c4b2dd2SWenyou Yang }; 589*2c4b2dd2SWenyou Yang 590*2c4b2dd2SWenyou Yang macb0: ethernet@f8008000 { 591*2c4b2dd2SWenyou Yang compatible = "cdns,macb"; 592*2c4b2dd2SWenyou Yang reg = <0xf8008000 0x1000>; 593*2c4b2dd2SWenyou Yang #address-cells = <1>; 594*2c4b2dd2SWenyou Yang #size-cells = <0>; 595*2c4b2dd2SWenyou Yang clocks = <&macb0_clk>, <&macb0_clk>; 596*2c4b2dd2SWenyou Yang clock-names = "hclk", "pclk"; 597*2c4b2dd2SWenyou Yang status = "disabled"; 598*2c4b2dd2SWenyou Yang }; 599*2c4b2dd2SWenyou Yang 600*2c4b2dd2SWenyou Yang uart1: serial@f8020000 { 601*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9260-usart"; 602*2c4b2dd2SWenyou Yang reg = <0xf8020000 0x100>; 603*2c4b2dd2SWenyou Yang status = "disabled"; 604*2c4b2dd2SWenyou Yang }; 605*2c4b2dd2SWenyou Yang 606*2c4b2dd2SWenyou Yang i2c0: i2c@f8028000 { 607*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-i2c"; 608*2c4b2dd2SWenyou Yang reg = <0xf8028000 0x100>; 609*2c4b2dd2SWenyou Yang #address-cells = <1>; 610*2c4b2dd2SWenyou Yang #size-cells = <0>; 611*2c4b2dd2SWenyou Yang clocks = <&twi0_clk>; 612*2c4b2dd2SWenyou Yang status = "disabled"; 613*2c4b2dd2SWenyou Yang }; 614*2c4b2dd2SWenyou Yang 615*2c4b2dd2SWenyou Yang sckc@f8048050 { 616*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-sckc"; 617*2c4b2dd2SWenyou Yang reg = <0xf8048050 0x4>; 618*2c4b2dd2SWenyou Yang 619*2c4b2dd2SWenyou Yang slow_rc_osc: slow_rc_osc { 620*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-slow-rc-osc"; 621*2c4b2dd2SWenyou Yang #clock-cells = <0>; 622*2c4b2dd2SWenyou Yang clock-frequency = <32768>; 623*2c4b2dd2SWenyou Yang clock-accuracy = <250000000>; 624*2c4b2dd2SWenyou Yang atmel,startup-time-usec = <75>; 625*2c4b2dd2SWenyou Yang }; 626*2c4b2dd2SWenyou Yang 627*2c4b2dd2SWenyou Yang slow_osc: slow_osc { 628*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-slow-osc"; 629*2c4b2dd2SWenyou Yang #clock-cells = <0>; 630*2c4b2dd2SWenyou Yang clocks = <&slow_xtal>; 631*2c4b2dd2SWenyou Yang atmel,startup-time-usec = <1200000>; 632*2c4b2dd2SWenyou Yang }; 633*2c4b2dd2SWenyou Yang 634*2c4b2dd2SWenyou Yang clk32k: slowck { 635*2c4b2dd2SWenyou Yang compatible = "atmel,at91sam9x5-clk-slow"; 636*2c4b2dd2SWenyou Yang #clock-cells = <0>; 637*2c4b2dd2SWenyou Yang clocks = <&slow_rc_osc &slow_osc>; 638*2c4b2dd2SWenyou Yang }; 639*2c4b2dd2SWenyou Yang }; 640*2c4b2dd2SWenyou Yang 641*2c4b2dd2SWenyou Yang spi1: spi@fc000000 { 642*2c4b2dd2SWenyou Yang compatible = "atmel,at91rm9200-spi"; 643*2c4b2dd2SWenyou Yang reg = <0xfc000000 0x100>; 644*2c4b2dd2SWenyou Yang #address-cells = <1>; 645*2c4b2dd2SWenyou Yang #size-cells = <0>; 646*2c4b2dd2SWenyou Yang status = "disabled"; 647*2c4b2dd2SWenyou Yang }; 648*2c4b2dd2SWenyou Yang 649*2c4b2dd2SWenyou Yang i2c1: i2c@fc028000 { 650*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-i2c"; 651*2c4b2dd2SWenyou Yang reg = <0xfc028000 0x100>; 652*2c4b2dd2SWenyou Yang #address-cells = <1>; 653*2c4b2dd2SWenyou Yang #size-cells = <0>; 654*2c4b2dd2SWenyou Yang clocks = <&twi1_clk>; 655*2c4b2dd2SWenyou Yang status = "disabled"; 656*2c4b2dd2SWenyou Yang }; 657*2c4b2dd2SWenyou Yang 658*2c4b2dd2SWenyou Yang pioA: gpio@fc038000 { 659*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-gpio"; 660*2c4b2dd2SWenyou Yang reg = <0xfc038000 0x600>; 661*2c4b2dd2SWenyou Yang clocks = <&pioA_clk>; 662*2c4b2dd2SWenyou Yang gpio-controller; 663*2c4b2dd2SWenyou Yang #gpio-cells = <2>; 664*2c4b2dd2SWenyou Yang 665*2c4b2dd2SWenyou Yang pinctrl { 666*2c4b2dd2SWenyou Yang compatible = "atmel,sama5d2-pinctrl"; 667*2c4b2dd2SWenyou Yang }; 668*2c4b2dd2SWenyou Yang }; 669*2c4b2dd2SWenyou Yang }; 670*2c4b2dd2SWenyou Yang }; 671*2c4b2dd2SWenyou Yang}; 672