104e2aa7fSJoseph Chen/* 204e2aa7fSJoseph Chen * (C) Copyright 2022 Rockchip Electronics Co., Ltd 304e2aa7fSJoseph Chen * 404e2aa7fSJoseph Chen * SPDX-License-Identifier: GPL-2.0+ 504e2aa7fSJoseph Chen */ 604e2aa7fSJoseph Chen 704e2aa7fSJoseph Chen/ { 804e2aa7fSJoseph Chen aliases { 904e2aa7fSJoseph Chen mmc1 = &sdmmc; 1004e2aa7fSJoseph Chen mmc0 = &emmc; 1104e2aa7fSJoseph Chen }; 1204e2aa7fSJoseph Chen 1304e2aa7fSJoseph Chen chosen { 1404e2aa7fSJoseph Chen stdout-path = &uart2; 15e08d732bSJon Lin u-boot,spl-boot-order = &sdmmc, &spi_nor, &spi_nand, &emmc; 1604e2aa7fSJoseph Chen }; 1704e2aa7fSJoseph Chen}; 1804e2aa7fSJoseph Chen 1904e2aa7fSJoseph Chen 2004e2aa7fSJoseph Chen&emmc { 2104e2aa7fSJoseph Chen mmc-ecsd = <0x0020f000>; 2204e2aa7fSJoseph Chen u-boot,dm-spl; 2304e2aa7fSJoseph Chen status = "okay"; 2404e2aa7fSJoseph Chen}; 2504e2aa7fSJoseph Chen 2604e2aa7fSJoseph Chen&cru { 2704e2aa7fSJoseph Chen u-boot,dm-spl; 2804e2aa7fSJoseph Chen status = "okay"; 2904e2aa7fSJoseph Chen}; 3004e2aa7fSJoseph Chen 31caee0dddSDavid Wu&gmac { 32caee0dddSDavid Wu u-boot,dm-spl; 33caee0dddSDavid Wu status = "okay"; 34caee0dddSDavid Wu}; 35caee0dddSDavid Wu 36caee0dddSDavid Wu&grf { 37caee0dddSDavid Wu u-boot,dm-spl; 38caee0dddSDavid Wu status = "okay"; 39caee0dddSDavid Wu}; 40caee0dddSDavid Wu 41*3ec4e24aSElaine Zhang&grf_cru { 42*3ec4e24aSElaine Zhang u-boot,dm-spl; 43*3ec4e24aSElaine Zhang status = "okay"; 44*3ec4e24aSElaine Zhang}; 45*3ec4e24aSElaine Zhang 46caee0dddSDavid Wu&mdio { 47caee0dddSDavid Wu u-boot,dm-spl; 48caee0dddSDavid Wu status = "okay"; 49caee0dddSDavid Wu}; 50caee0dddSDavid Wu 51caee0dddSDavid Wu&rmii_phy { 52caee0dddSDavid Wu u-boot,dm-spl; 53caee0dddSDavid Wu status = "okay"; 54caee0dddSDavid Wu}; 55caee0dddSDavid Wu 5604e2aa7fSJoseph Chen&sdmmc { 5704e2aa7fSJoseph Chen u-boot,dm-spl; 5804e2aa7fSJoseph Chen status = "okay"; 5904e2aa7fSJoseph Chen}; 60e08d732bSJon Lin 618cd03212SLin Jinhan&crypto { 628cd03212SLin Jinhan u-boot,dm-spl; 638cd03212SLin Jinhan clocks = <&cru CLK_CORE_CRYPTO>, <&cru CLK_PKA_CRYPTO>; 648cd03212SLin Jinhan clock-frequency = <300000000>, <300000000>; 658cd03212SLin Jinhan status = "okay"; 668cd03212SLin Jinhan}; 678cd03212SLin Jinhan 688cd03212SLin Jinhan&rng { 698cd03212SLin Jinhan u-boot,dm-spl; 708cd03212SLin Jinhan status = "okay"; 718cd03212SLin Jinhan}; 728cd03212SLin Jinhan 73e01ec9b5SJoseph Chen&saradc { 74e01ec9b5SJoseph Chen u-boot,dm-pre-reloc; 75e01ec9b5SJoseph Chen status = "okay"; 76e01ec9b5SJoseph Chen}; 77e01ec9b5SJoseph Chen 78e08d732bSJon Lin&sfc { 79e08d732bSJon Lin u-boot,dm-spl; 80e08d732bSJon Lin status = "okay"; 81e08d732bSJon Lin 82e08d732bSJon Lin #address-cells = <1>; 83e08d732bSJon Lin #size-cells = <0>; 84e08d732bSJon Lin spi_nand: flash@0 { 85e08d732bSJon Lin u-boot,dm-spl; 86e08d732bSJon Lin compatible = "spi-nand"; 87e08d732bSJon Lin reg = <0>; 88e08d732bSJon Lin spi-tx-bus-width = <1>; 89e08d732bSJon Lin spi-rx-bus-width = <4>; 90e08d732bSJon Lin spi-max-frequency = <80000000>; 91e08d732bSJon Lin }; 92e08d732bSJon Lin 93e08d732bSJon Lin spi_nor: flash@1 { 94e08d732bSJon Lin u-boot,dm-spl; 95e08d732bSJon Lin compatible = "jedec,spi-nor"; 96e08d732bSJon Lin label = "sfc_nor"; 97e08d732bSJon Lin reg = <0>; 98e08d732bSJon Lin spi-tx-bus-width = <1>; 99e08d732bSJon Lin spi-rx-bus-width = <4>; 100e08d732bSJon Lin spi-max-frequency = <100000000>; 101e08d732bSJon Lin }; 102e08d732bSJon Lin}; 103