14666d046SAndre Przywara /* 2*7a9cdf58SMario Bălănică * Copyright (c) 2016-2024, Arm Limited and Contributors. All rights reserved. 34666d046SAndre Przywara * 44666d046SAndre Przywara * SPDX-License-Identifier: BSD-3-Clause 54666d046SAndre Przywara */ 64666d046SAndre Przywara 74666d046SAndre Przywara #ifndef RPI_HW_H 84666d046SAndre Przywara #define RPI_HW_H 94666d046SAndre Przywara 104666d046SAndre Przywara #include <lib/utils_def.h> 114666d046SAndre Przywara 124666d046SAndre Przywara /* 134666d046SAndre Przywara * Peripherals 144666d046SAndre Przywara */ 154666d046SAndre Przywara 16110fd1feSAndre Przywara #define RPI_IO_BASE ULL(0x3F000000) 17110fd1feSAndre Przywara #define RPI_IO_SIZE ULL(0x01000000) 184666d046SAndre Przywara 194666d046SAndre Przywara /* 204666d046SAndre Przywara * ARM <-> VideoCore mailboxes 214666d046SAndre Przywara */ 224666d046SAndre Przywara #define RPI3_MBOX_OFFSET ULL(0x0000B880) 23110fd1feSAndre Przywara #define RPI3_MBOX_BASE (RPI_IO_BASE + RPI3_MBOX_OFFSET) 244666d046SAndre Przywara 254666d046SAndre Przywara /* 264666d046SAndre Przywara * Power management, reset controller, watchdog. 274666d046SAndre Przywara */ 284666d046SAndre Przywara #define RPI3_IO_PM_OFFSET ULL(0x00100000) 29110fd1feSAndre Przywara #define RPI3_PM_BASE (RPI_IO_BASE + RPI3_IO_PM_OFFSET) 304666d046SAndre Przywara 314666d046SAndre Przywara /* 324666d046SAndre Przywara * Hardware random number generator. 334666d046SAndre Przywara */ 344666d046SAndre Przywara #define RPI3_IO_RNG_OFFSET ULL(0x00104000) 35110fd1feSAndre Przywara #define RPI3_RNG_BASE (RPI_IO_BASE + RPI3_IO_RNG_OFFSET) 364666d046SAndre Przywara 374666d046SAndre Przywara /* 385e6d821cSAndre Przywara * Serial ports: 395e6d821cSAndre Przywara * 'Mini UART' in the BCM docucmentation is the 8250 compatible UART. 405e6d821cSAndre Przywara * There is also a PL011 UART, multiplexed to the same pins. 414666d046SAndre Przywara */ 424666d046SAndre Przywara #define RPI3_IO_MINI_UART_OFFSET ULL(0x00215040) 43110fd1feSAndre Przywara #define RPI3_MINI_UART_BASE (RPI_IO_BASE + RPI3_IO_MINI_UART_OFFSET) 445e6d821cSAndre Przywara #define RPI3_IO_PL011_UART_OFFSET ULL(0x00201000) 455e6d821cSAndre Przywara #define RPI3_PL011_UART_BASE (RPI_IO_BASE + RPI3_IO_PL011_UART_OFFSET) 465e6d821cSAndre Przywara #define RPI3_PL011_UART_CLOCK ULL(48000000) 474666d046SAndre Przywara 484666d046SAndre Przywara /* 494666d046SAndre Przywara * GPIO controller 504666d046SAndre Przywara */ 514666d046SAndre Przywara #define RPI3_IO_GPIO_OFFSET ULL(0x00200000) 52110fd1feSAndre Przywara #define RPI3_GPIO_BASE (RPI_IO_BASE + RPI3_IO_GPIO_OFFSET) 534666d046SAndre Przywara 544666d046SAndre Przywara /* 554666d046SAndre Przywara * SDHost controller 564666d046SAndre Przywara */ 574666d046SAndre Przywara #define RPI3_IO_SDHOST_OFFSET ULL(0x00202000) 58110fd1feSAndre Przywara #define RPI3_SDHOST_BASE (RPI_IO_BASE + RPI3_IO_SDHOST_OFFSET) 594666d046SAndre Przywara 604666d046SAndre Przywara /* 614666d046SAndre Przywara * Local interrupt controller 624666d046SAndre Przywara */ 634666d046SAndre Przywara #define RPI3_INTC_BASE_ADDRESS ULL(0x40000000) 644666d046SAndre Przywara /* Registers on top of RPI3_INTC_BASE_ADDRESS */ 654666d046SAndre Przywara #define RPI3_INTC_CONTROL_OFFSET ULL(0x00000000) 664666d046SAndre Przywara #define RPI3_INTC_PRESCALER_OFFSET ULL(0x00000008) 674666d046SAndre Przywara #define RPI3_INTC_MBOX_CONTROL_OFFSET ULL(0x00000050) 684666d046SAndre Przywara #define RPI3_INTC_MBOX_CONTROL_SLOT3_FIQ ULL(0x00000080) 694666d046SAndre Przywara #define RPI3_INTC_PENDING_FIQ_OFFSET ULL(0x00000070) 704666d046SAndre Przywara #define RPI3_INTC_PENDING_FIQ_MBOX3 ULL(0x00000080) 714666d046SAndre Przywara 724666d046SAndre Przywara #endif /* RPI_HW_H */ 73