1dddba19aSStephan Gerhold /* 2aad23f1aSStephan Gerhold * Copyright (c) 2021-2023, Stephan Gerhold <stephan@gerhold.net> 3dddba19aSStephan Gerhold * 4dddba19aSStephan Gerhold * SPDX-License-Identifier: BSD-3-Clause 5dddba19aSStephan Gerhold */ 6dddba19aSStephan Gerhold 7dddba19aSStephan Gerhold #ifndef MSM8916_MMAP_H 8dddba19aSStephan Gerhold #define MSM8916_MMAP_H 9dddba19aSStephan Gerhold 10dddba19aSStephan Gerhold #define PCNOC_BASE 0x00000000 11a27e3f76SStephan Gerhold #define PCNOC_SIZE SZ_128M 12dddba19aSStephan Gerhold #define APCS_BASE 0x0b000000 13a27e3f76SStephan Gerhold #define APCS_SIZE SZ_8M 14dddba19aSStephan Gerhold 15dddba19aSStephan Gerhold #define MPM_BASE (PCNOC_BASE + 0x04a0000) 16dddba19aSStephan Gerhold #define MPM_PS_HOLD (MPM_BASE + 0xb000) 17dddba19aSStephan Gerhold 18dddba19aSStephan Gerhold #define TLMM_BASE (PCNOC_BASE + 0x1000000) 19dddba19aSStephan Gerhold #define TLMM_GPIO_CFG(n) (TLMM_BASE + ((n) * 0x1000)) 20dddba19aSStephan Gerhold 21dddba19aSStephan Gerhold #define GCC_BASE (PCNOC_BASE + 0x1800000) 22dddba19aSStephan Gerhold 23af644731SStephan Gerhold #define APPS_SMMU_BASE (PCNOC_BASE + 0x1e00000) 24af644731SStephan Gerhold #define APPS_SMMU_QCOM (APPS_SMMU_BASE + 0xf0000) 25d9b04423SStephan Gerhold #define GPU_SMMU_BASE (PCNOC_BASE + 0x1f00000) 26af644731SStephan Gerhold 27aad23f1aSStephan Gerhold #define BLSP1_BASE (PCNOC_BASE + 0x7880000) 28aad23f1aSStephan Gerhold #define BLSP1_UART_BASE(n) (BLSP1_BASE + 0x2f000 + (((n) - 1) * 0x1000)) 29aad23f1aSStephan Gerhold #define BLSP_UART_BASE BLSP1_UART_BASE(QTI_UART_NUM) 30dddba19aSStephan Gerhold 31dddba19aSStephan Gerhold #define APCS_QGIC2_BASE (APCS_BASE + 0x00000) 32dddba19aSStephan Gerhold #define APCS_QGIC2_GICD (APCS_QGIC2_BASE + 0x0000) 33dddba19aSStephan Gerhold #define APCS_QGIC2_GICC (APCS_QGIC2_BASE + 0x2000) 34dddba19aSStephan Gerhold #define APCS_BANKED_ACS (APCS_BASE + 0x08000) 35dddba19aSStephan Gerhold #define APCS_BANKED_SAW2 (APCS_BASE + 0x09000) 361d7ed58fSStephan Gerhold 371d7ed58fSStephan Gerhold #define _APCS_CLUSTER(cluster) (APCS_BASE + ((cluster) * 0x100000)) 381d7ed58fSStephan Gerhold #define _APCS_CPU(cluster, cpu) (_APCS_CLUSTER(cluster) + ((cpu) * 0x10000)) 391d7ed58fSStephan Gerhold #define APCS_CFG(cluster) (_APCS_CLUSTER(cluster) + 0x10000) 401d7ed58fSStephan Gerhold #define APCS_GLB(cluster) (_APCS_CLUSTER(cluster) + 0x11000) 411d7ed58fSStephan Gerhold #define APCS_L2_SAW2(cluster) (_APCS_CLUSTER(cluster) + 0x12000) 421d7ed58fSStephan Gerhold #define APCS_QTMR(cluster) (_APCS_CLUSTER(cluster) + 0x20000) 431d7ed58fSStephan Gerhold #define APCS_ALIAS_ACS(cluster, cpu) (_APCS_CPU(cluster, cpu) + 0x88000) 441d7ed58fSStephan Gerhold #define APCS_ALIAS_SAW2(cluster, cpu) (_APCS_CPU(cluster, cpu) + 0x89000) 45dddba19aSStephan Gerhold 46*1240dc7eSStephan Gerhold /* Only on platforms with multiple clusters (e.g. MSM8939) */ 47*1240dc7eSStephan Gerhold #define APCS_CCI_BASE (APCS_BASE + 0x1c0000) 48*1240dc7eSStephan Gerhold #define APCS_CCI_SAW2 (APCS_BASE + 0x1d2000) 49*1240dc7eSStephan Gerhold #define APCS_CCI_ACS (APCS_BASE + 0x1d4000) 50*1240dc7eSStephan Gerhold 51dddba19aSStephan Gerhold #endif /* MSM8916_MMAP_H */ 52