1*ca4c0c2eSFlora Fu /*
2*ca4c0c2eSFlora Fu * Copyright (c) 2021, MediaTek Inc. All rights reserved.
3*ca4c0c2eSFlora Fu *
4*ca4c0c2eSFlora Fu * SPDX-License-Identifier: BSD-3-Clause
5*ca4c0c2eSFlora Fu */
6*ca4c0c2eSFlora Fu
7*ca4c0c2eSFlora Fu #include <common/debug.h>
8*ca4c0c2eSFlora Fu #include <drivers/console.h>
9*ca4c0c2eSFlora Fu #include <lib/mmio.h>
10*ca4c0c2eSFlora Fu #include <mtk_apusys.h>
11*ca4c0c2eSFlora Fu #include <plat/common/platform.h>
12*ca4c0c2eSFlora Fu
apusys_kernel_ctrl(uint64_t x1,uint64_t x2,uint64_t x3,uint64_t x4,uint32_t * ret1)13*ca4c0c2eSFlora Fu uint64_t apusys_kernel_ctrl(uint64_t x1, uint64_t x2, uint64_t x3, uint64_t x4,
14*ca4c0c2eSFlora Fu uint32_t *ret1)
15*ca4c0c2eSFlora Fu {
16*ca4c0c2eSFlora Fu uint32_t request_ops;
17*ca4c0c2eSFlora Fu
18*ca4c0c2eSFlora Fu request_ops = (uint32_t)x1;
19*ca4c0c2eSFlora Fu INFO("[APUSYS] ops=0x%x\n", request_ops);
20*ca4c0c2eSFlora Fu
21*ca4c0c2eSFlora Fu switch (request_ops) {
22*ca4c0c2eSFlora Fu case MTK_SIP_APU_START_MCU:
23*ca4c0c2eSFlora Fu /* setup addr[33:32] in reviser */
24*ca4c0c2eSFlora Fu mmio_write_32(REVISER_SECUREFW_CTXT, 0U);
25*ca4c0c2eSFlora Fu mmio_write_32(REVISER_USDRFW_CTXT, 0U);
26*ca4c0c2eSFlora Fu
27*ca4c0c2eSFlora Fu /* setup secure sideband */
28*ca4c0c2eSFlora Fu mmio_write_32(AO_SEC_FW,
29*ca4c0c2eSFlora Fu (SEC_FW_NON_SECURE << SEC_FW_SHIFT_NS) |
30*ca4c0c2eSFlora Fu (0U << SEC_FW_DOMAIN_SHIFT));
31*ca4c0c2eSFlora Fu
32*ca4c0c2eSFlora Fu /* setup boot address */
33*ca4c0c2eSFlora Fu mmio_write_32(AO_MD32_BOOT_CTRL, 0U);
34*ca4c0c2eSFlora Fu
35*ca4c0c2eSFlora Fu /* setup pre-define region */
36*ca4c0c2eSFlora Fu mmio_write_32(AO_MD32_PRE_DEFINE,
37*ca4c0c2eSFlora Fu (PRE_DEFINE_CACHE_TCM << PRE_DEFINE_SHIFT_0G) |
38*ca4c0c2eSFlora Fu (PRE_DEFINE_CACHE << PRE_DEFINE_SHIFT_1G) |
39*ca4c0c2eSFlora Fu (PRE_DEFINE_CACHE << PRE_DEFINE_SHIFT_2G) |
40*ca4c0c2eSFlora Fu (PRE_DEFINE_CACHE << PRE_DEFINE_SHIFT_3G));
41*ca4c0c2eSFlora Fu
42*ca4c0c2eSFlora Fu /* release runstall */
43*ca4c0c2eSFlora Fu mmio_write_32(AO_MD32_SYS_CTRL, SYS_CTRL_RUN);
44*ca4c0c2eSFlora Fu
45*ca4c0c2eSFlora Fu INFO("[APUSYS] reviser_ctxt=%x,%x\n",
46*ca4c0c2eSFlora Fu mmio_read_32(REVISER_SECUREFW_CTXT),
47*ca4c0c2eSFlora Fu mmio_read_32(REVISER_USDRFW_CTXT));
48*ca4c0c2eSFlora Fu INFO("[APUSYS]fw=0x%08x,boot=0x%08x,def=0x%08x,sys=0x%08x\n",
49*ca4c0c2eSFlora Fu mmio_read_32(AO_SEC_FW),
50*ca4c0c2eSFlora Fu mmio_read_32(AO_MD32_BOOT_CTRL),
51*ca4c0c2eSFlora Fu mmio_read_32(AO_MD32_PRE_DEFINE),
52*ca4c0c2eSFlora Fu mmio_read_32(AO_MD32_SYS_CTRL));
53*ca4c0c2eSFlora Fu break;
54*ca4c0c2eSFlora Fu case MTK_SIP_APU_STOP_MCU:
55*ca4c0c2eSFlora Fu /* hold runstall */
56*ca4c0c2eSFlora Fu mmio_write_32(AO_MD32_SYS_CTRL, SYS_CTRL_STALL);
57*ca4c0c2eSFlora Fu
58*ca4c0c2eSFlora Fu INFO("[APUSYS] md32_boot_ctrl=0x%08x,runstall=0x%08x\n",
59*ca4c0c2eSFlora Fu mmio_read_32(AO_MD32_BOOT_CTRL),
60*ca4c0c2eSFlora Fu mmio_read_32(AO_MD32_SYS_CTRL));
61*ca4c0c2eSFlora Fu break;
62*ca4c0c2eSFlora Fu default:
63*ca4c0c2eSFlora Fu ERROR("%s, unknown request_ops = %x\n", __func__, request_ops);
64*ca4c0c2eSFlora Fu break;
65*ca4c0c2eSFlora Fu }
66*ca4c0c2eSFlora Fu
67*ca4c0c2eSFlora Fu return 0UL;
68*ca4c0c2eSFlora Fu }
69