xref: /rk3399_ARM-atf/plat/mediatek/mt8192/aarch64/platform_common.c (revision f85f37d4f78c8c81fb0d6402b5f98b2428a9ab54)
1*f85f37d4SNina Wu /*
2*f85f37d4SNina Wu  * Copyright (c) 2020, ARM Limited and Contributors. All rights reserved.
3*f85f37d4SNina Wu  *
4*f85f37d4SNina Wu  * SPDX-License-Identifier: BSD-3-Clause
5*f85f37d4SNina Wu  */
6*f85f37d4SNina Wu 
7*f85f37d4SNina Wu /* Project Includes */
8*f85f37d4SNina Wu #include <lib/xlat_tables/xlat_tables_v2.h>
9*f85f37d4SNina Wu 
10*f85f37d4SNina Wu /* Platform Includes */
11*f85f37d4SNina Wu #include <platform_def.h>
12*f85f37d4SNina Wu 
13*f85f37d4SNina Wu /* Table of regions to map using the MMU.  */
14*f85f37d4SNina Wu const mmap_region_t plat_mmap[] = {
15*f85f37d4SNina Wu 	/* for TF text, RO, RW */
16*f85f37d4SNina Wu 	MAP_REGION_FLAT(MTK_DEV_RNG0_BASE, MTK_DEV_RNG0_SIZE,
17*f85f37d4SNina Wu 			MT_DEVICE | MT_RW | MT_SECURE),
18*f85f37d4SNina Wu 	MAP_REGION_FLAT(MTK_DEV_RNG1_BASE, MTK_DEV_RNG1_SIZE,
19*f85f37d4SNina Wu 			MT_DEVICE | MT_RW | MT_SECURE),
20*f85f37d4SNina Wu 	MAP_REGION_FLAT(MTK_DEV_RNG2_BASE, MTK_DEV_RNG2_SIZE,
21*f85f37d4SNina Wu 			MT_DEVICE | MT_RW | MT_SECURE),
22*f85f37d4SNina Wu 	{ 0 }
23*f85f37d4SNina Wu };
24*f85f37d4SNina Wu 
25*f85f37d4SNina Wu /*******************************************************************************
26*f85f37d4SNina Wu  * Macro generating the code for the function setting up the pagetables as per
27*f85f37d4SNina Wu  * the platform memory map & initialize the mmu, for the given exception level
28*f85f37d4SNina Wu  ******************************************************************************/
29*f85f37d4SNina Wu void plat_configure_mmu_el3(uintptr_t total_base,
30*f85f37d4SNina Wu 			    uintptr_t total_size,
31*f85f37d4SNina Wu 			    uintptr_t ro_start,
32*f85f37d4SNina Wu 			    uintptr_t ro_limit)
33*f85f37d4SNina Wu {
34*f85f37d4SNina Wu 	mmap_add_region(total_base, total_base, total_size,
35*f85f37d4SNina Wu 			MT_RW_DATA | MT_SECURE);
36*f85f37d4SNina Wu 	mmap_add_region(ro_start, ro_start, ro_limit - ro_start,
37*f85f37d4SNina Wu 			MT_CODE | MT_SECURE);
38*f85f37d4SNina Wu 	mmap_add(plat_mmap);
39*f85f37d4SNina Wu 	init_xlat_tables();
40*f85f37d4SNina Wu 	enable_mmu_el3(0);
41*f85f37d4SNina Wu }
42*f85f37d4SNina Wu 
43*f85f37d4SNina Wu unsigned int plat_get_syscnt_freq2(void)
44*f85f37d4SNina Wu {
45*f85f37d4SNina Wu 	return SYS_COUNTER_FREQ_IN_TICKS;
46*f85f37d4SNina Wu }
47