1*06cb65efSGarmin.Chang /* 2*06cb65efSGarmin.Chang * Copyright (c) 2021, MediaTek Inc. All rights reserved. 3*06cb65efSGarmin.Chang * 4*06cb65efSGarmin.Chang * SPDX-License-Identifier: BSD-3-Clause 5*06cb65efSGarmin.Chang */ 6*06cb65efSGarmin.Chang 7*06cb65efSGarmin.Chang #ifndef __MT_CPU_PM_H__ 8*06cb65efSGarmin.Chang #define __MT_CPU_PM_H__ 9*06cb65efSGarmin.Chang 10*06cb65efSGarmin.Chang #define MCUSYS_STATUS_PDN (1 << 0UL) 11*06cb65efSGarmin.Chang #define MCUSYS_STATUS_CPUSYS_PROTECT (1 << 8UL) 12*06cb65efSGarmin.Chang #define MCUSYS_STATUS_MCUSYS_PROTECT (1 << 9UL) 13*06cb65efSGarmin.Chang 14*06cb65efSGarmin.Chang /* cpu_pm function ID*/ 15*06cb65efSGarmin.Chang enum mt_cpu_pm_user_id { 16*06cb65efSGarmin.Chang MCUSYS_STATUS, 17*06cb65efSGarmin.Chang CPC_COMMAND, 18*06cb65efSGarmin.Chang IRQ_REMAIN_LIST_ALLOC, 19*06cb65efSGarmin.Chang IRQ_REMAIN_IRQ_ADD, 20*06cb65efSGarmin.Chang IRQ_REMAIN_IRQ_SUBMIT, 21*06cb65efSGarmin.Chang MBOX_INFO, 22*06cb65efSGarmin.Chang }; 23*06cb65efSGarmin.Chang 24*06cb65efSGarmin.Chang /* cpu_pm lp function ID */ 25*06cb65efSGarmin.Chang enum mt_cpu_pm_lp_smc_id { 26*06cb65efSGarmin.Chang LP_CPC_COMMAND, 27*06cb65efSGarmin.Chang IRQS_REMAIN_ALLOC, 28*06cb65efSGarmin.Chang IRQS_REMAIN_CTRL, 29*06cb65efSGarmin.Chang IRQS_REMAIN_IRQ, 30*06cb65efSGarmin.Chang IRQS_REMAIN_WAKEUP_CAT, 31*06cb65efSGarmin.Chang IRQS_REMAIN_WAKEUP_SRC, 32*06cb65efSGarmin.Chang }; 33*06cb65efSGarmin.Chang 34*06cb65efSGarmin.Chang #endif 35