1*95ea87ffSEdward-JW Yang /* 2*95ea87ffSEdward-JW Yang * Copyright (c) 2021, MediaTek Inc. All rights reserved. 3*95ea87ffSEdward-JW Yang * 4*95ea87ffSEdward-JW Yang * SPDX-License-Identifier: BSD-3-Clause 5*95ea87ffSEdward-JW Yang */ 6*95ea87ffSEdward-JW Yang 7*95ea87ffSEdward-JW Yang #ifndef MTK_DCM_UTILS_H 8*95ea87ffSEdward-JW Yang #define MTK_DCM_UTILS_H 9*95ea87ffSEdward-JW Yang 10*95ea87ffSEdward-JW Yang #include <stdbool.h> 11*95ea87ffSEdward-JW Yang 12*95ea87ffSEdward-JW Yang #include <mtk_dcm.h> 13*95ea87ffSEdward-JW Yang #include <platform_def.h> 14*95ea87ffSEdward-JW Yang 15*95ea87ffSEdward-JW Yang /* Base */ 16*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_BASE 0xc538000 17*95ea87ffSEdward-JW Yang #define CPCCFG_REG_BASE 0xc53a800 18*95ea87ffSEdward-JW Yang 19*95ea87ffSEdward-JW Yang /* Register Definition */ 20*95ea87ffSEdward-JW Yang #define CPCCFG_REG_EMI_WFIFO (CPCCFG_REG_BASE + 0x100) 21*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_BUS_PLLDIV_CFG (MP_CPUSYS_TOP_BASE + 0x22e0) 22*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_CPU_PLLDIV_CFG0 (MP_CPUSYS_TOP_BASE + 0x22a0) 23*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_CPU_PLLDIV_CFG1 (MP_CPUSYS_TOP_BASE + 0x22a4) 24*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MCSIC_DCM0 (MP_CPUSYS_TOP_BASE + 0x2440) 25*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MCSI_CFG2 (MP_CPUSYS_TOP_BASE + 0x2418) 26*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MCUSYS_DCM_CFG0 (MP_CPUSYS_TOP_BASE + 0x25c0) 27*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MP0_DCM_CFG0 (MP_CPUSYS_TOP_BASE + 0x4880) 28*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MP0_DCM_CFG7 (MP_CPUSYS_TOP_BASE + 0x489c) 29*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MP_ADB_DCM_CFG4 (MP_CPUSYS_TOP_BASE + 0x2510) 30*95ea87ffSEdward-JW Yang #define MP_CPUSYS_TOP_MP_MISC_DCM_CFG0 (MP_CPUSYS_TOP_BASE + 0x2518) 31*95ea87ffSEdward-JW Yang 32*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_adb_dcm_is_on(void); 33*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_adb_dcm(bool on); 34*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_apb_dcm_is_on(void); 35*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_apb_dcm(bool on); 36*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_bus_pll_div_dcm_is_on(void); 37*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_bus_pll_div_dcm(bool on); 38*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_core_stall_dcm_is_on(void); 39*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_core_stall_dcm(bool on); 40*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_cpubiu_dbg_cg_is_on(void); 41*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_cpubiu_dbg_cg(bool on); 42*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_cpubiu_dcm_is_on(void); 43*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_cpubiu_dcm(bool on); 44*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_cpu_pll_div_0_dcm_is_on(void); 45*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_cpu_pll_div_0_dcm(bool on); 46*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_cpu_pll_div_1_dcm_is_on(void); 47*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_cpu_pll_div_1_dcm(bool on); 48*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_fcm_stall_dcm_is_on(void); 49*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_fcm_stall_dcm(bool on); 50*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_last_cor_idle_dcm_is_on(void); 51*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_last_cor_idle_dcm(bool on); 52*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_misc_dcm_is_on(void); 53*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_misc_dcm(bool on); 54*95ea87ffSEdward-JW Yang bool dcm_mp_cpusys_top_mp0_qdcm_is_on(void); 55*95ea87ffSEdward-JW Yang void dcm_mp_cpusys_top_mp0_qdcm(bool on); 56*95ea87ffSEdward-JW Yang bool dcm_cpccfg_reg_emi_wfifo_is_on(void); 57*95ea87ffSEdward-JW Yang void dcm_cpccfg_reg_emi_wfifo(bool on); 58*95ea87ffSEdward-JW Yang #endif 59