1*083cfadbSKun Lu /* 2*083cfadbSKun Lu * Copyright (c) 2025, Mediatek Inc. All rights reserved. 3*083cfadbSKun Lu * 4*083cfadbSKun Lu * SPDX-License-Identifier: BSD-3-Clause 5*083cfadbSKun Lu */ 6*083cfadbSKun Lu 7*083cfadbSKun Lu #ifndef MT_PLAT_SPM_SETTING_H 8*083cfadbSKun Lu #define MT_PLAT_SPM_SETTING_H 9*083cfadbSKun Lu 10*083cfadbSKun Lu #include <sleep_def.h> 11*083cfadbSKun Lu 12*083cfadbSKun Lu enum plat_spm_cond { 13*083cfadbSKun Lu PLAT_SPM_COND_MAX = 0, 14*083cfadbSKun Lu }; 15*083cfadbSKun Lu 16*083cfadbSKun Lu enum pmic_wrap_phase_id { 17*083cfadbSKun Lu PMIC_WRAP_PHASE_ALLINONE, 18*083cfadbSKun Lu NR_PMIC_WRAP_PHASE, 19*083cfadbSKun Lu }; 20*083cfadbSKun Lu 21*083cfadbSKun Lu /* IDX mapping */ 22*083cfadbSKun Lu enum { 23*083cfadbSKun Lu CMD_0, 24*083cfadbSKun Lu /* 0x0 */ /* PMIC_WRAP_PHASE_ALLINONE */ 25*083cfadbSKun Lu CMD_1, /* 0x1 */ 26*083cfadbSKun Lu CMD_2, /* 0x2 */ 27*083cfadbSKun Lu CMD_3, /* 0x3 */ 28*083cfadbSKun Lu CMD_4, /* 0x4 */ 29*083cfadbSKun Lu CMD_5, /* 0x5 */ 30*083cfadbSKun Lu CMD_6, /* 0x6 */ 31*083cfadbSKun Lu CMD_7, /* 0x7 */ 32*083cfadbSKun Lu CMD_8, /* 0x8 */ 33*083cfadbSKun Lu CMD_9, /* 0x9 */ 34*083cfadbSKun Lu CMD_10, /* 0xA */ 35*083cfadbSKun Lu CMD_11, /* 0xB */ 36*083cfadbSKun Lu CMD_12, /* 0xC */ 37*083cfadbSKun Lu CMD_13, /* 0xD */ 38*083cfadbSKun Lu CMD_14, /* 0xE */ 39*083cfadbSKun Lu CMD_15, /* 0xF */ 40*083cfadbSKun Lu CMD_16, /* 0x10 */ 41*083cfadbSKun Lu CMD_17, /* 0x11 */ 42*083cfadbSKun Lu CMD_18, /* 0x12 */ 43*083cfadbSKun Lu CMD_19, /* 0x13 */ 44*083cfadbSKun Lu CMD_20, /* 0x14 */ 45*083cfadbSKun Lu CMD_21, /* 0x15 */ 46*083cfadbSKun Lu CMD_22, /* 0x16 */ 47*083cfadbSKun Lu CMD_23, /* 0x17 */ 48*083cfadbSKun Lu CMD_24, /* 0x18 */ 49*083cfadbSKun Lu NR_IDX_ALL, 50*083cfadbSKun Lu }; 51*083cfadbSKun Lu 52*083cfadbSKun Lu /* APIs */ 53*083cfadbSKun Lu void plat_spm_pmic_wrap_init(void); 54*083cfadbSKun Lu void plat_spm_cond_init(void); 55*083cfadbSKun Lu 56*083cfadbSKun Lu #endif 57