xref: /rk3399_ARM-atf/plat/mediatek/drivers/dp/mt_dp.h (revision 04f28f895f1dc8683838a1382c8f92881f4cf21d)
1*d150b629SRex-BC Chen /*
2*d150b629SRex-BC Chen  * Copyright (c) 2020-2022, MediaTek Inc. All rights reserved.
3*d150b629SRex-BC Chen  *
4*d150b629SRex-BC Chen  * SPDX-License-Identifier: BSD-3-Clause
5*d150b629SRex-BC Chen  */
6*d150b629SRex-BC Chen 
7*d150b629SRex-BC Chen #ifndef MT_DP_H
8*d150b629SRex-BC Chen #define MT_DP_H
9*d150b629SRex-BC Chen 
10*d150b629SRex-BC Chen #define DP_TX_SECURE_REG11		(0x2c)
11*d150b629SRex-BC Chen 
12*d150b629SRex-BC Chen #define VIDEO_MUTE_SEL_SECURE_FLDMASK	(0x10)
13*d150b629SRex-BC Chen #define VIDEO_MUTE_SW_SECURE_FLDMASK	(0x8)
14*d150b629SRex-BC Chen 
15*d150b629SRex-BC Chen enum DP_ATF_HW_TYPE {
16*d150b629SRex-BC Chen 	DP_ATF_TYPE_DP = 0,
17*d150b629SRex-BC Chen 	DP_ATF_TYPE_EDP = 1
18*d150b629SRex-BC Chen };
19*d150b629SRex-BC Chen 
20*d150b629SRex-BC Chen enum DP_ATF_CMD {
21*d150b629SRex-BC Chen 	DP_ATF_DP_VIDEO_UNMUTE = 0x20,
22*d150b629SRex-BC Chen 	DP_ATF_EDP_VIDEO_UNMUTE,
23*d150b629SRex-BC Chen 	DP_ATF_CMD_COUNT
24*d150b629SRex-BC Chen };
25*d150b629SRex-BC Chen 
26*d150b629SRex-BC Chen int32_t dp_secure_handler(uint64_t cmd, uint64_t para, uint32_t *val);
27*d150b629SRex-BC Chen 
28*d150b629SRex-BC Chen #endif
29