xref: /rk3399_ARM-atf/plat/marvell/armada/a3k/common/include/ddr_info.h (revision edd8188d32eb989c069da185f47425ac739bfdfd)
1*b5c850d4SMarcin Wojtas /*
2*b5c850d4SMarcin Wojtas  * Copyright (C) 2018 Marvell International Ltd.
3*b5c850d4SMarcin Wojtas  *
4*b5c850d4SMarcin Wojtas  * SPDX-License-Identifier:     BSD-3-Clause
5*b5c850d4SMarcin Wojtas  * https://spdx.org/licenses
6*b5c850d4SMarcin Wojtas  */
7*b5c850d4SMarcin Wojtas 
8*b5c850d4SMarcin Wojtas #ifndef DDR_INFO_H
9*b5c850d4SMarcin Wojtas #define DDR_INFO_H
10*b5c850d4SMarcin Wojtas 
11*b5c850d4SMarcin Wojtas #define DRAM_MAX_IFACE			1
12*b5c850d4SMarcin Wojtas #define DRAM_CH0_MMAP_LOW_OFFSET	0x200
13*b5c850d4SMarcin Wojtas 
14*b5c850d4SMarcin Wojtas #endif /* DDR_INFO_H */
15