1bf719f66SHadi Asyrafi /* 2*34971f81SJit Loon Lim * Copyright (c) 2019-2022, Intel Corporation. All rights reserved. 3bf719f66SHadi Asyrafi * 4bf719f66SHadi Asyrafi * SPDX-License-Identifier: BSD-3-Clause 5bf719f66SHadi Asyrafi */ 6bf719f66SHadi Asyrafi 7bf719f66SHadi Asyrafi #ifndef CAD_WATCHDOG_H 8bf719f66SHadi Asyrafi #define CAD_WATCHDOG_H 9bf719f66SHadi Asyrafi 10*34971f81SJit Loon Lim #if PLATFORM_MODEL == PLAT_SOCFPGA_AGILEX5 11*34971f81SJit Loon Lim #define WDT_BASE (0x10D00200) 12*34971f81SJit Loon Lim #else 13bf719f66SHadi Asyrafi #define WDT_BASE (0xFFD00200) 14*34971f81SJit Loon Lim #endif 15bf719f66SHadi Asyrafi #define WDT_REG_SIZE_OFFSET (0x4) 16bf719f66SHadi Asyrafi #define WDT_MIN_CYCLES (65536) 17bf719f66SHadi Asyrafi #define WDT_PERIOD (20) 18bf719f66SHadi Asyrafi 19bf719f66SHadi Asyrafi #define WDT_CR (WDT_BASE + 0x0) 20bf719f66SHadi Asyrafi #define WDT_TORR (WDT_BASE + 0x4) 21bf719f66SHadi Asyrafi 22bf719f66SHadi Asyrafi #define WDT_CRR (WDT_BASE + 0xC) 23bf719f66SHadi Asyrafi 24bf719f66SHadi Asyrafi #define WDT_CCVR (WDT_BASE + 0x8) 25bf719f66SHadi Asyrafi #define WDT_STAT (WDT_BASE + 0x10) 26bf719f66SHadi Asyrafi #define WDT_EOI (WDT_BASE + 0x14) 27bf719f66SHadi Asyrafi 28bf719f66SHadi Asyrafi #define WDT_COMP_PARAM_1 (WDT_BASE + 0xF4) 29bf719f66SHadi Asyrafi #define WDT_COMP_VERSION (WDT_BASE + 0xF8) 30bf719f66SHadi Asyrafi #define WDT_COMP_TYPE (WDT_BASE + 0XFC) 31bf719f66SHadi Asyrafi 32bf719f66SHadi Asyrafi #define WDT_CR_RMOD (0x0) 33bf719f66SHadi Asyrafi #define WDT_CR_EN (0x1) 34bf719f66SHadi Asyrafi 35bf719f66SHadi Asyrafi #define WDT_SW_RST (0x76) 36bf719f66SHadi Asyrafi 37bf719f66SHadi Asyrafi 38bf719f66SHadi Asyrafi void watchdog_init(int watchdog_clk); 39bf719f66SHadi Asyrafi void watchdog_info(void); 40bf719f66SHadi Asyrafi void watchdog_status(void); 41bf719f66SHadi Asyrafi void watchdog_sw_rst(void); 42bf719f66SHadi Asyrafi 43bf719f66SHadi Asyrafi #endif 44