126123ca3SAndre Przywara /* 226123ca3SAndre Przywara * Copyright (c) 2017-2019, ARM Limited and Contributors. All rights reserved. 326123ca3SAndre Przywara * 426123ca3SAndre Przywara * SPDX-License-Identifier: BSD-3-Clause 526123ca3SAndre Przywara */ 626123ca3SAndre Przywara 726123ca3SAndre Przywara #ifndef SUNXI_MMAP_H 826123ca3SAndre Przywara #define SUNXI_MMAP_H 926123ca3SAndre Przywara 1026123ca3SAndre Przywara /* Memory regions */ 1126123ca3SAndre Przywara #define SUNXI_ROM_BASE 0x00000000 1226123ca3SAndre Przywara #define SUNXI_ROM_SIZE 0x00010000 1326123ca3SAndre Przywara #define SUNXI_SRAM_BASE 0x00020000 1426123ca3SAndre Przywara #define SUNXI_SRAM_SIZE 0x00038000 1526123ca3SAndre Przywara #define SUNXI_SRAM_A1_BASE 0x00020000 1626123ca3SAndre Przywara #define SUNXI_SRAM_A1_SIZE 0x00008000 1726123ca3SAndre Przywara #define SUNXI_SRAM_C_BASE 0x00028000 1826123ca3SAndre Przywara #define SUNXI_SRAM_C_SIZE 0x00030000 1926123ca3SAndre Przywara #define SUNXI_DEV_BASE 0x01000000 2026123ca3SAndre Przywara #define SUNXI_DEV_SIZE 0x09000000 2126123ca3SAndre Przywara #define SUNXI_DRAM_BASE 0x40000000 2226123ca3SAndre Przywara #define SUNXI_DRAM_VIRT_BASE SUNXI_DRAM_BASE 2326123ca3SAndre Przywara 2426123ca3SAndre Przywara /* Memory-mapped devices */ 2526123ca3SAndre Przywara #define SUNXI_SYSCON_BASE 0x03000000 2626123ca3SAndre Przywara #define SUNXI_CCU_BASE 0x03001000 2726123ca3SAndre Przywara #define SUNXI_DMA_BASE 0x03002000 2826123ca3SAndre Przywara #define SUNXI_SID_BASE 0x03006000 2926123ca3SAndre Przywara #define SUNXI_SPC_BASE 0x03008000 3026123ca3SAndre Przywara #define SUNXI_WDOG_BASE 0x030090a0 3126123ca3SAndre Przywara #define SUNXI_PIO_BASE 0x0300b000 3226123ca3SAndre Przywara #define SUNXI_GICD_BASE 0x03021000 3326123ca3SAndre Przywara #define SUNXI_GICC_BASE 0x03022000 3426123ca3SAndre Przywara #define SUNXI_UART0_BASE 0x05000000 3526123ca3SAndre Przywara #define SUNXI_SPI0_BASE 0x05010000 3626123ca3SAndre Przywara #define SUNXI_R_CPUCFG_BASE 0x07000400 3726123ca3SAndre Przywara #define SUNXI_R_PRCM_BASE 0x07010000 3826123ca3SAndre Przywara //#define SUNXI_R_WDOG_BASE 0x07020400 3926123ca3SAndre Przywara #define SUNXI_R_WDOG_BASE SUNXI_WDOG_BASE 4026123ca3SAndre Przywara #define SUNXI_R_PIO_BASE 0x07022000 4126123ca3SAndre Przywara #define SUNXI_R_UART_BASE 0x07080000 4226123ca3SAndre Przywara #define SUNXI_R_I2C_BASE 0x07081400 4326123ca3SAndre Przywara #define SUNXI_R_RSB_BASE 0x07083000 44*b15e2cdaSMikhail Kalashnikov #define SUNXI_CPUSUBSYS_BASE 0x08100000 4526123ca3SAndre Przywara #define SUNXI_CPUCFG_BASE 0x09010000 4626123ca3SAndre Przywara 4726123ca3SAndre Przywara #endif /* SUNXI_MMAP_H */ 48