1*bed42a5dSAndre Przywara# 2*bed42a5dSAndre Przywara# Copyright (c) 2017-2018, ARM Limited and Contributors. All rights reserved. 3*bed42a5dSAndre Przywara# 4*bed42a5dSAndre Przywara# SPDX-License-Identifier: BSD-3-Clause 5*bed42a5dSAndre Przywara# 6*bed42a5dSAndre Przywara 7*bed42a5dSAndre Przywarainclude lib/xlat_tables_v2/xlat_tables.mk 8*bed42a5dSAndre Przywara 9*bed42a5dSAndre PrzywaraAW_PLAT := plat/allwinner 10*bed42a5dSAndre Przywara 11*bed42a5dSAndre PrzywaraPLAT_INCLUDES := -Iinclude/plat/arm/common \ 12*bed42a5dSAndre Przywara -Iinclude/plat/arm/common/aarch64 \ 13*bed42a5dSAndre Przywara -I${AW_PLAT}/common/include \ 14*bed42a5dSAndre Przywara -I${AW_PLAT}/${PLAT}/include 15*bed42a5dSAndre Przywara 16*bed42a5dSAndre PrzywaraPLAT_BL_COMMON_SOURCES := drivers/console/${ARCH}/console.S \ 17*bed42a5dSAndre Przywara drivers/ti/uart/${ARCH}/16550_console.S \ 18*bed42a5dSAndre Przywara ${XLAT_TABLES_LIB_SRCS} \ 19*bed42a5dSAndre Przywara ${AW_PLAT}/common/plat_helpers.S \ 20*bed42a5dSAndre Przywara ${AW_PLAT}/common/sunxi_common.c 21*bed42a5dSAndre Przywara 22*bed42a5dSAndre PrzywaraBL31_SOURCES += drivers/arm/gic/common/gic_common.c \ 23*bed42a5dSAndre Przywara drivers/arm/gic/v2/gicv2_helpers.c \ 24*bed42a5dSAndre Przywara drivers/arm/gic/v2/gicv2_main.c \ 25*bed42a5dSAndre Przywara drivers/delay_timer/delay_timer.c \ 26*bed42a5dSAndre Przywara drivers/delay_timer/generic_delay_timer.c \ 27*bed42a5dSAndre Przywara lib/cpus/${ARCH}/cortex_a53.S \ 28*bed42a5dSAndre Przywara plat/common/plat_gicv2.c \ 29*bed42a5dSAndre Przywara plat/common/plat_psci_common.c \ 30*bed42a5dSAndre Przywara ${AW_PLAT}/common/sunxi_bl31_setup.c \ 31*bed42a5dSAndre Przywara ${AW_PLAT}/common/sunxi_cpu_ops.c \ 32*bed42a5dSAndre Przywara ${AW_PLAT}/common/sunxi_pm.c \ 33*bed42a5dSAndre Przywara ${AW_PLAT}/common/sunxi_security.c \ 34*bed42a5dSAndre Przywara ${AW_PLAT}/common/sunxi_topology.c 35*bed42a5dSAndre Przywara 36*bed42a5dSAndre Przywara# The bootloader is guaranteed to only run on CPU 0 by the boot ROM. 37*bed42a5dSAndre PrzywaraCOLD_BOOT_SINGLE_CPU := 1 38*bed42a5dSAndre Przywara 39*bed42a5dSAndre Przywara# Enable workarounds for Cortex-A53 errata. Allwinner uses at least r0p4. 40*bed42a5dSAndre PrzywaraERRATA_A53_835769 := 1 41*bed42a5dSAndre PrzywaraERRATA_A53_843419 := 1 42*bed42a5dSAndre PrzywaraERRATA_A53_855873 := 1 43*bed42a5dSAndre Przywara 44*bed42a5dSAndre Przywara# Disable the PSCI platform compatibility layer. 45*bed42a5dSAndre PrzywaraENABLE_PLAT_COMPAT := 0 46*bed42a5dSAndre Przywara 47*bed42a5dSAndre PrzywaraMULTI_CONSOLE_API := 1 48*bed42a5dSAndre Przywara 49*bed42a5dSAndre Przywara# Prohibit using deprecated interfaces. We rely on this for this platform. 50*bed42a5dSAndre PrzywaraERROR_DEPRECATED := 1 51*bed42a5dSAndre Przywara 52*bed42a5dSAndre Przywara# The reset vector can be changed for each CPU. 53*bed42a5dSAndre PrzywaraPROGRAMMABLE_RESET_ADDRESS := 1 54*bed42a5dSAndre Przywara 55*bed42a5dSAndre Przywara# Allow mapping read-only data as execute-never. 56*bed42a5dSAndre PrzywaraSEPARATE_CODE_AND_RODATA := 1 57*bed42a5dSAndre Przywara 58*bed42a5dSAndre Przywara# BL31 gets loaded alongside BL33 (U-Boot) by U-Boot's SPL 59*bed42a5dSAndre PrzywaraRESET_TO_BL31 := 1 60