1*56ac99a0SNicolas Le Bayon// SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause 2*56ac99a0SNicolas Le Bayon/* 3*56ac99a0SNicolas Le Bayon * Copyright (C) 2024, STMicroelectronics - All Rights Reserved 4*56ac99a0SNicolas Le Bayon */ 5*56ac99a0SNicolas Le Bayon 6*56ac99a0SNicolas Le Bayon&ddr{ 7*56ac99a0SNicolas Le Bayon st,mem-name = DDR_MEM_NAME; 8*56ac99a0SNicolas Le Bayon st,mem-speed = <DDR_MEM_SPEED>; 9*56ac99a0SNicolas Le Bayon st,mem-size = <(DDR_MEM_SIZE >> 32) (DDR_MEM_SIZE & 0xFFFFFFFF)>; 10*56ac99a0SNicolas Le Bayon 11*56ac99a0SNicolas Le Bayon st,ctl-reg = < 12*56ac99a0SNicolas Le Bayon DDR_MSTR 13*56ac99a0SNicolas Le Bayon DDR_MRCTRL0 14*56ac99a0SNicolas Le Bayon DDR_MRCTRL1 15*56ac99a0SNicolas Le Bayon DDR_MRCTRL2 16*56ac99a0SNicolas Le Bayon DDR_DERATEEN 17*56ac99a0SNicolas Le Bayon DDR_DERATEINT 18*56ac99a0SNicolas Le Bayon DDR_DERATECTL 19*56ac99a0SNicolas Le Bayon DDR_PWRCTL 20*56ac99a0SNicolas Le Bayon DDR_PWRTMG 21*56ac99a0SNicolas Le Bayon DDR_HWLPCTL 22*56ac99a0SNicolas Le Bayon DDR_RFSHCTL0 23*56ac99a0SNicolas Le Bayon DDR_RFSHCTL1 24*56ac99a0SNicolas Le Bayon DDR_RFSHCTL3 25*56ac99a0SNicolas Le Bayon DDR_CRCPARCTL0 26*56ac99a0SNicolas Le Bayon DDR_CRCPARCTL1 27*56ac99a0SNicolas Le Bayon DDR_INIT0 28*56ac99a0SNicolas Le Bayon DDR_INIT1 29*56ac99a0SNicolas Le Bayon DDR_INIT2 30*56ac99a0SNicolas Le Bayon DDR_INIT3 31*56ac99a0SNicolas Le Bayon DDR_INIT4 32*56ac99a0SNicolas Le Bayon DDR_INIT5 33*56ac99a0SNicolas Le Bayon DDR_INIT6 34*56ac99a0SNicolas Le Bayon DDR_INIT7 35*56ac99a0SNicolas Le Bayon DDR_DIMMCTL 36*56ac99a0SNicolas Le Bayon DDR_RANKCTL 37*56ac99a0SNicolas Le Bayon DDR_RANKCTL1 38*56ac99a0SNicolas Le Bayon DDR_ZQCTL0 39*56ac99a0SNicolas Le Bayon DDR_ZQCTL1 40*56ac99a0SNicolas Le Bayon DDR_ZQCTL2 41*56ac99a0SNicolas Le Bayon DDR_DFITMG0 42*56ac99a0SNicolas Le Bayon DDR_DFITMG1 43*56ac99a0SNicolas Le Bayon DDR_DFILPCFG0 44*56ac99a0SNicolas Le Bayon DDR_DFILPCFG1 45*56ac99a0SNicolas Le Bayon DDR_DFIUPD0 46*56ac99a0SNicolas Le Bayon DDR_DFIUPD1 47*56ac99a0SNicolas Le Bayon DDR_DFIUPD2 48*56ac99a0SNicolas Le Bayon DDR_DFIMISC 49*56ac99a0SNicolas Le Bayon DDR_DFITMG2 50*56ac99a0SNicolas Le Bayon DDR_DFITMG3 51*56ac99a0SNicolas Le Bayon DDR_DBICTL 52*56ac99a0SNicolas Le Bayon DDR_DFIPHYMSTR 53*56ac99a0SNicolas Le Bayon DDR_DBG0 54*56ac99a0SNicolas Le Bayon DDR_DBG1 55*56ac99a0SNicolas Le Bayon DDR_DBGCMD 56*56ac99a0SNicolas Le Bayon DDR_SWCTL 57*56ac99a0SNicolas Le Bayon DDR_SWCTLSTATIC 58*56ac99a0SNicolas Le Bayon DDR_POISONCFG 59*56ac99a0SNicolas Le Bayon DDR_PCCFG 60*56ac99a0SNicolas Le Bayon >; 61*56ac99a0SNicolas Le Bayon 62*56ac99a0SNicolas Le Bayon st,ctl-timing = < 63*56ac99a0SNicolas Le Bayon DDR_RFSHTMG 64*56ac99a0SNicolas Le Bayon DDR_RFSHTMG1 65*56ac99a0SNicolas Le Bayon DDR_DRAMTMG0 66*56ac99a0SNicolas Le Bayon DDR_DRAMTMG1 67*56ac99a0SNicolas Le Bayon DDR_DRAMTMG2 68*56ac99a0SNicolas Le Bayon DDR_DRAMTMG3 69*56ac99a0SNicolas Le Bayon DDR_DRAMTMG4 70*56ac99a0SNicolas Le Bayon DDR_DRAMTMG5 71*56ac99a0SNicolas Le Bayon DDR_DRAMTMG6 72*56ac99a0SNicolas Le Bayon DDR_DRAMTMG7 73*56ac99a0SNicolas Le Bayon DDR_DRAMTMG8 74*56ac99a0SNicolas Le Bayon DDR_DRAMTMG9 75*56ac99a0SNicolas Le Bayon DDR_DRAMTMG10 76*56ac99a0SNicolas Le Bayon DDR_DRAMTMG11 77*56ac99a0SNicolas Le Bayon DDR_DRAMTMG12 78*56ac99a0SNicolas Le Bayon DDR_DRAMTMG13 79*56ac99a0SNicolas Le Bayon DDR_DRAMTMG14 80*56ac99a0SNicolas Le Bayon DDR_DRAMTMG15 81*56ac99a0SNicolas Le Bayon DDR_ODTCFG 82*56ac99a0SNicolas Le Bayon DDR_ODTMAP 83*56ac99a0SNicolas Le Bayon >; 84*56ac99a0SNicolas Le Bayon 85*56ac99a0SNicolas Le Bayon st,ctl-map = < 86*56ac99a0SNicolas Le Bayon DDR_ADDRMAP0 87*56ac99a0SNicolas Le Bayon DDR_ADDRMAP1 88*56ac99a0SNicolas Le Bayon DDR_ADDRMAP2 89*56ac99a0SNicolas Le Bayon DDR_ADDRMAP3 90*56ac99a0SNicolas Le Bayon DDR_ADDRMAP4 91*56ac99a0SNicolas Le Bayon DDR_ADDRMAP5 92*56ac99a0SNicolas Le Bayon DDR_ADDRMAP6 93*56ac99a0SNicolas Le Bayon DDR_ADDRMAP7 94*56ac99a0SNicolas Le Bayon DDR_ADDRMAP8 95*56ac99a0SNicolas Le Bayon DDR_ADDRMAP9 96*56ac99a0SNicolas Le Bayon DDR_ADDRMAP10 97*56ac99a0SNicolas Le Bayon DDR_ADDRMAP11 98*56ac99a0SNicolas Le Bayon >; 99*56ac99a0SNicolas Le Bayon 100*56ac99a0SNicolas Le Bayon st,ctl-perf = < 101*56ac99a0SNicolas Le Bayon DDR_SCHED 102*56ac99a0SNicolas Le Bayon DDR_SCHED1 103*56ac99a0SNicolas Le Bayon DDR_PERFHPR1 104*56ac99a0SNicolas Le Bayon DDR_PERFLPR1 105*56ac99a0SNicolas Le Bayon DDR_PERFWR1 106*56ac99a0SNicolas Le Bayon DDR_SCHED3 107*56ac99a0SNicolas Le Bayon DDR_SCHED4 108*56ac99a0SNicolas Le Bayon DDR_PCFGR_0 109*56ac99a0SNicolas Le Bayon DDR_PCFGW_0 110*56ac99a0SNicolas Le Bayon DDR_PCTRL_0 111*56ac99a0SNicolas Le Bayon DDR_PCFGQOS0_0 112*56ac99a0SNicolas Le Bayon DDR_PCFGQOS1_0 113*56ac99a0SNicolas Le Bayon DDR_PCFGWQOS0_0 114*56ac99a0SNicolas Le Bayon DDR_PCFGWQOS1_0 115*56ac99a0SNicolas Le Bayon DDR_PCFGR_1 116*56ac99a0SNicolas Le Bayon DDR_PCFGW_1 117*56ac99a0SNicolas Le Bayon DDR_PCTRL_1 118*56ac99a0SNicolas Le Bayon DDR_PCFGQOS0_1 119*56ac99a0SNicolas Le Bayon DDR_PCFGQOS1_1 120*56ac99a0SNicolas Le Bayon DDR_PCFGWQOS0_1 121*56ac99a0SNicolas Le Bayon DDR_PCFGWQOS1_1 122*56ac99a0SNicolas Le Bayon >; 123*56ac99a0SNicolas Le Bayon 124*56ac99a0SNicolas Le Bayon st,phy-basic = < 125*56ac99a0SNicolas Le Bayon DDR_UIB_DRAMTYPE 126*56ac99a0SNicolas Le Bayon DDR_UIB_DIMMTYPE 127*56ac99a0SNicolas Le Bayon DDR_UIB_LP4XMODE 128*56ac99a0SNicolas Le Bayon DDR_UIB_NUMDBYTE 129*56ac99a0SNicolas Le Bayon DDR_UIB_NUMACTIVEDBYTEDFI0 130*56ac99a0SNicolas Le Bayon DDR_UIB_NUMACTIVEDBYTEDFI1 131*56ac99a0SNicolas Le Bayon DDR_UIB_NUMANIB 132*56ac99a0SNicolas Le Bayon DDR_UIB_NUMRANK_DFI0 133*56ac99a0SNicolas Le Bayon DDR_UIB_NUMRANK_DFI1 134*56ac99a0SNicolas Le Bayon DDR_UIB_DRAMDATAWIDTH 135*56ac99a0SNicolas Le Bayon DDR_UIB_NUMPSTATES 136*56ac99a0SNicolas Le Bayon DDR_UIB_FREQUENCY_0 137*56ac99a0SNicolas Le Bayon DDR_UIB_PLLBYPASS_0 138*56ac99a0SNicolas Le Bayon DDR_UIB_DFIFREQRATIO_0 139*56ac99a0SNicolas Le Bayon DDR_UIB_DFI1EXISTS 140*56ac99a0SNicolas Le Bayon DDR_UIB_TRAIN2D 141*56ac99a0SNicolas Le Bayon DDR_UIB_HARDMACROVER 142*56ac99a0SNicolas Le Bayon DDR_UIB_READDBIENABLE_0 143*56ac99a0SNicolas Le Bayon DDR_UIB_DFIMODE 144*56ac99a0SNicolas Le Bayon >; 145*56ac99a0SNicolas Le Bayon 146*56ac99a0SNicolas Le Bayon st,phy-advanced = < 147*56ac99a0SNicolas Le Bayon DDR_UIA_LP4RXPREAMBLEMODE_0 148*56ac99a0SNicolas Le Bayon DDR_UIA_LP4POSTAMBLEEXT_0 149*56ac99a0SNicolas Le Bayon DDR_UIA_D4RXPREAMBLELENGTH_0 150*56ac99a0SNicolas Le Bayon DDR_UIA_D4TXPREAMBLELENGTH_0 151*56ac99a0SNicolas Le Bayon DDR_UIA_EXTCALRESVAL 152*56ac99a0SNicolas Le Bayon DDR_UIA_IS2TTIMING_0 153*56ac99a0SNicolas Le Bayon DDR_UIA_ODTIMPEDANCE_0 154*56ac99a0SNicolas Le Bayon DDR_UIA_TXIMPEDANCE_0 155*56ac99a0SNicolas Le Bayon DDR_UIA_ATXIMPEDANCE 156*56ac99a0SNicolas Le Bayon DDR_UIA_MEMALERTEN 157*56ac99a0SNicolas Le Bayon DDR_UIA_MEMALERTPUIMP 158*56ac99a0SNicolas Le Bayon DDR_UIA_MEMALERTVREFLEVEL 159*56ac99a0SNicolas Le Bayon DDR_UIA_MEMALERTSYNCBYPASS 160*56ac99a0SNicolas Le Bayon DDR_UIA_DISDYNADRTRI_0 161*56ac99a0SNicolas Le Bayon DDR_UIA_PHYMSTRTRAININTERVAL_0 162*56ac99a0SNicolas Le Bayon DDR_UIA_PHYMSTRMAXREQTOACK_0 163*56ac99a0SNicolas Le Bayon DDR_UIA_WDQSEXT 164*56ac99a0SNicolas Le Bayon DDR_UIA_CALINTERVAL 165*56ac99a0SNicolas Le Bayon DDR_UIA_CALONCE 166*56ac99a0SNicolas Le Bayon DDR_UIA_LP4RL_0 167*56ac99a0SNicolas Le Bayon DDR_UIA_LP4WL_0 168*56ac99a0SNicolas Le Bayon DDR_UIA_LP4WLS_0 169*56ac99a0SNicolas Le Bayon DDR_UIA_LP4DBIRD_0 170*56ac99a0SNicolas Le Bayon DDR_UIA_LP4DBIWR_0 171*56ac99a0SNicolas Le Bayon DDR_UIA_LP4NWR_0 172*56ac99a0SNicolas Le Bayon DDR_UIA_LP4LOWPOWERDRV 173*56ac99a0SNicolas Le Bayon DDR_UIA_DRAMBYTESWAP 174*56ac99a0SNicolas Le Bayon DDR_UIA_RXENBACKOFF 175*56ac99a0SNicolas Le Bayon DDR_UIA_TRAINSEQUENCECTRL 176*56ac99a0SNicolas Le Bayon DDR_UIA_SNPSUMCTLOPT 177*56ac99a0SNicolas Le Bayon DDR_UIA_SNPSUMCTLF0RC5X_0 178*56ac99a0SNicolas Le Bayon DDR_UIA_TXSLEWRISEDQ_0 179*56ac99a0SNicolas Le Bayon DDR_UIA_TXSLEWFALLDQ_0 180*56ac99a0SNicolas Le Bayon DDR_UIA_TXSLEWRISEAC 181*56ac99a0SNicolas Le Bayon DDR_UIA_TXSLEWFALLAC 182*56ac99a0SNicolas Le Bayon DDR_UIA_DISABLERETRAINING 183*56ac99a0SNicolas Le Bayon DDR_UIA_DISABLEPHYUPDATE 184*56ac99a0SNicolas Le Bayon DDR_UIA_ENABLEHIGHCLKSKEWFIX 185*56ac99a0SNicolas Le Bayon DDR_UIA_DISABLEUNUSEDADDRLNS 186*56ac99a0SNicolas Le Bayon DDR_UIA_PHYINITSEQUENCENUM 187*56ac99a0SNicolas Le Bayon DDR_UIA_ENABLEDFICSPOLARITYFIX 188*56ac99a0SNicolas Le Bayon DDR_UIA_PHYVREF 189*56ac99a0SNicolas Le Bayon DDR_UIA_SEQUENCECTRL_0 190*56ac99a0SNicolas Le Bayon >; 191*56ac99a0SNicolas Le Bayon 192*56ac99a0SNicolas Le Bayon st,phy-mr = < 193*56ac99a0SNicolas Le Bayon DDR_UIM_MR0_0 194*56ac99a0SNicolas Le Bayon DDR_UIM_MR1_0 195*56ac99a0SNicolas Le Bayon DDR_UIM_MR2_0 196*56ac99a0SNicolas Le Bayon DDR_UIM_MR3_0 197*56ac99a0SNicolas Le Bayon DDR_UIM_MR4_0 198*56ac99a0SNicolas Le Bayon DDR_UIM_MR5_0 199*56ac99a0SNicolas Le Bayon DDR_UIM_MR6_0 200*56ac99a0SNicolas Le Bayon DDR_UIM_MR11_0 201*56ac99a0SNicolas Le Bayon DDR_UIM_MR12_0 202*56ac99a0SNicolas Le Bayon DDR_UIM_MR13_0 203*56ac99a0SNicolas Le Bayon DDR_UIM_MR14_0 204*56ac99a0SNicolas Le Bayon DDR_UIM_MR22_0 205*56ac99a0SNicolas Le Bayon >; 206*56ac99a0SNicolas Le Bayon 207*56ac99a0SNicolas Le Bayon st,phy-swizzle = < 208*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_0 209*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_1 210*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_2 211*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_3 212*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_4 213*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_5 214*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_6 215*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_7 216*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_8 217*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_9 218*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_10 219*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_11 220*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_12 221*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_13 222*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_14 223*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_15 224*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_16 225*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_17 226*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_18 227*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_19 228*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_20 229*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_21 230*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_22 231*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_23 232*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_24 233*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_25 234*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_26 235*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_27 236*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_28 237*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_29 238*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_30 239*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_31 240*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_32 241*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_33 242*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_34 243*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_35 244*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_36 245*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_37 246*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_38 247*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_39 248*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_40 249*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_41 250*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_42 251*56ac99a0SNicolas Le Bayon DDR_UIS_SWIZZLE_43 252*56ac99a0SNicolas Le Bayon >; 253*56ac99a0SNicolas Le Bayon}; 254