1*e6fddbc9SNicolas Le Bayon// SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause 2*e6fddbc9SNicolas Le Bayon/* 3*e6fddbc9SNicolas Le Bayon * Copyright (C) 2022, STMicroelectronics - All Rights Reserved 4*e6fddbc9SNicolas Le Bayon * 5*e6fddbc9SNicolas Le Bayon * STM32MP135C DISCO BOARD configuration 6*e6fddbc9SNicolas Le Bayon * 1x DDR3L 4Gb, 16-bit, 533MHz. 7*e6fddbc9SNicolas Le Bayon * Reference used MT41K256M16TW-107 P from Micron 8*e6fddbc9SNicolas Le Bayon * 9*e6fddbc9SNicolas Le Bayon * DDR type / Platform DDR3/3L 10*e6fddbc9SNicolas Le Bayon * freq 533MHz 11*e6fddbc9SNicolas Le Bayon * width 16 12*e6fddbc9SNicolas Le Bayon * datasheet 1 13*e6fddbc9SNicolas Le Bayon * DDR density 4 14*e6fddbc9SNicolas Le Bayon * timing mode optimized 15*e6fddbc9SNicolas Le Bayon * Scheduling/QoS options : type = 6 16*e6fddbc9SNicolas Le Bayon * address mapping : RBC 17*e6fddbc9SNicolas Le Bayon * Tc > + 85C : N 18*e6fddbc9SNicolas Le Bayon */ 19*e6fddbc9SNicolas Le Bayon#define DDR_MEM_NAME "DDR3-1066 bin F 1x4Gb 533MHz v1.53" 20*e6fddbc9SNicolas Le Bayon#define DDR_MEM_SPEED 533000 21*e6fddbc9SNicolas Le Bayon#define DDR_MEM_SIZE 0x20000000 22*e6fddbc9SNicolas Le Bayon 23*e6fddbc9SNicolas Le Bayon#define DDR_MSTR 0x00040401 24*e6fddbc9SNicolas Le Bayon#define DDR_MRCTRL0 0x00000010 25*e6fddbc9SNicolas Le Bayon#define DDR_MRCTRL1 0x00000000 26*e6fddbc9SNicolas Le Bayon#define DDR_DERATEEN 0x00000000 27*e6fddbc9SNicolas Le Bayon#define DDR_DERATEINT 0x00800000 28*e6fddbc9SNicolas Le Bayon#define DDR_PWRCTL 0x00000000 29*e6fddbc9SNicolas Le Bayon#define DDR_PWRTMG 0x00400010 30*e6fddbc9SNicolas Le Bayon#define DDR_HWLPCTL 0x00000000 31*e6fddbc9SNicolas Le Bayon#define DDR_RFSHCTL0 0x00210000 32*e6fddbc9SNicolas Le Bayon#define DDR_RFSHCTL3 0x00000000 33*e6fddbc9SNicolas Le Bayon#define DDR_RFSHTMG 0x0081008B 34*e6fddbc9SNicolas Le Bayon#define DDR_CRCPARCTL0 0x00000000 35*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG0 0x121B2414 36*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG1 0x000A041B 37*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG2 0x0607080F 38*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG3 0x0050400C 39*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG4 0x07040607 40*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG5 0x06060403 41*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG6 0x02020002 42*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG7 0x00000202 43*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG8 0x00001005 44*e6fddbc9SNicolas Le Bayon#define DDR_DRAMTMG14 0x000000A0 45*e6fddbc9SNicolas Le Bayon#define DDR_ZQCTL0 0xC2000040 46*e6fddbc9SNicolas Le Bayon#define DDR_DFITMG0 0x02050105 47*e6fddbc9SNicolas Le Bayon#define DDR_DFITMG1 0x00000202 48*e6fddbc9SNicolas Le Bayon#define DDR_DFILPCFG0 0x07000000 49*e6fddbc9SNicolas Le Bayon#define DDR_DFIUPD0 0xC0400003 50*e6fddbc9SNicolas Le Bayon#define DDR_DFIUPD1 0x00000000 51*e6fddbc9SNicolas Le Bayon#define DDR_DFIUPD2 0x00000000 52*e6fddbc9SNicolas Le Bayon#define DDR_DFIPHYMSTR 0x00000000 53*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP1 0x00080808 54*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP2 0x00000000 55*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP3 0x00000000 56*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP4 0x00001F1F 57*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP5 0x07070707 58*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP6 0x0F070707 59*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP9 0x00000000 60*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP10 0x00000000 61*e6fddbc9SNicolas Le Bayon#define DDR_ADDRMAP11 0x00000000 62*e6fddbc9SNicolas Le Bayon#define DDR_ODTCFG 0x06000600 63*e6fddbc9SNicolas Le Bayon#define DDR_ODTMAP 0x00000001 64*e6fddbc9SNicolas Le Bayon#define DDR_SCHED 0x00000F01 65*e6fddbc9SNicolas Le Bayon#define DDR_SCHED1 0x00000000 66*e6fddbc9SNicolas Le Bayon#define DDR_PERFHPR1 0x00000001 67*e6fddbc9SNicolas Le Bayon#define DDR_PERFLPR1 0x04000200 68*e6fddbc9SNicolas Le Bayon#define DDR_PERFWR1 0x08000400 69*e6fddbc9SNicolas Le Bayon#define DDR_DBG0 0x00000000 70*e6fddbc9SNicolas Le Bayon#define DDR_DBG1 0x00000000 71*e6fddbc9SNicolas Le Bayon#define DDR_DBGCMD 0x00000000 72*e6fddbc9SNicolas Le Bayon#define DDR_POISONCFG 0x00000000 73*e6fddbc9SNicolas Le Bayon#define DDR_PCCFG 0x00000010 74*e6fddbc9SNicolas Le Bayon#define DDR_PCFGR_0 0x00000000 75*e6fddbc9SNicolas Le Bayon#define DDR_PCFGW_0 0x00000000 76*e6fddbc9SNicolas Le Bayon#define DDR_PCFGQOS0_0 0x00100009 77*e6fddbc9SNicolas Le Bayon#define DDR_PCFGQOS1_0 0x00000020 78*e6fddbc9SNicolas Le Bayon#define DDR_PCFGWQOS0_0 0x01100B03 79*e6fddbc9SNicolas Le Bayon#define DDR_PCFGWQOS1_0 0x01000200 80*e6fddbc9SNicolas Le Bayon#define DDR_PGCR 0x01442E02 81*e6fddbc9SNicolas Le Bayon#define DDR_PTR0 0x0022AA5B 82*e6fddbc9SNicolas Le Bayon#define DDR_PTR1 0x04841104 83*e6fddbc9SNicolas Le Bayon#define DDR_PTR2 0x042DA068 84*e6fddbc9SNicolas Le Bayon#define DDR_ACIOCR 0x10400812 85*e6fddbc9SNicolas Le Bayon#define DDR_DXCCR 0x00000C40 86*e6fddbc9SNicolas Le Bayon#define DDR_DSGCR 0xF200011F 87*e6fddbc9SNicolas Le Bayon#define DDR_DCR 0x0000000B 88*e6fddbc9SNicolas Le Bayon#define DDR_DTPR0 0x36D477D0 89*e6fddbc9SNicolas Le Bayon#define DDR_DTPR1 0x098B00D8 90*e6fddbc9SNicolas Le Bayon#define DDR_DTPR2 0x10023600 91*e6fddbc9SNicolas Le Bayon#define DDR_MR0 0x00000830 92*e6fddbc9SNicolas Le Bayon#define DDR_MR1 0x00000000 93*e6fddbc9SNicolas Le Bayon#define DDR_MR2 0x00000208 94*e6fddbc9SNicolas Le Bayon#define DDR_MR3 0x00000000 95*e6fddbc9SNicolas Le Bayon#define DDR_ODTCR 0x00010000 96*e6fddbc9SNicolas Le Bayon#define DDR_ZQ0CR1 0x00000038 97*e6fddbc9SNicolas Le Bayon#define DDR_DX0GCR 0x0000CE81 98*e6fddbc9SNicolas Le Bayon#define DDR_DX1GCR 0x0000CE81 99*e6fddbc9SNicolas Le Bayon 100*e6fddbc9SNicolas Le Bayon#include "stm32mp13-ddr.dtsi" 101