1589aaba4SAndre Przywara/* 2*270d5c5cSBoyan Karatotev * Copyright (c) 2017-2025, Arm Limited and Contributors. All rights reserved. 3589aaba4SAndre Przywara * 4589aaba4SAndre Przywara * SPDX-License-Identifier: BSD-3-Clause 5589aaba4SAndre Przywara */ 6589aaba4SAndre Przywara 7589aaba4SAndre Przywara/* GICv3 with ITS configuration */ 8589aaba4SAndre Przywara 9*270d5c5cSBoyan Karatotev#include "fvp-base-gicv23-interrupts.dtsi" 10*270d5c5cSBoyan Karatotev 11589aaba4SAndre Przywara/ { 12589aaba4SAndre Przywara gic: interrupt-controller@2f000000 { 13589aaba4SAndre Przywara compatible = "arm,gic-v3"; 14589aaba4SAndre Przywara #interrupt-cells = <3>; 15589aaba4SAndre Przywara #address-cells = <1>; 16589aaba4SAndre Przywara #size-cells = <1>; 17589aaba4SAndre Przywara ranges = <0x0 0x0 0x2f000000 0x100000>; 18589aaba4SAndre Przywara interrupt-controller; 19589aaba4SAndre Przywara reg = <0x0 0x2f000000 0 0x10000>, // GICD 20589aaba4SAndre Przywara <0x0 0x2f100000 0 0x200000>, // GICR 21589aaba4SAndre Przywara <0x0 0x2c000000 0 0x2000>, // GICC 22589aaba4SAndre Przywara <0x0 0x2c010000 0 0x2000>, // GICH 23589aaba4SAndre Przywara <0x0 0x2c02f000 0 0x2000>; // GICV 24589aaba4SAndre Przywara interrupts = <1 9 4>; 25589aaba4SAndre Przywara 26589aaba4SAndre Przywara its: msi-controller@2f020000 { 27589aaba4SAndre Przywara compatible = "arm,gic-v3-its"; 28589aaba4SAndre Przywara msi-controller; 29589aaba4SAndre Przywara #msi-cells = <1>; 30589aaba4SAndre Przywara reg = <0x20000 0x20000>; // GITS 31589aaba4SAndre Przywara }; 32589aaba4SAndre Przywara }; 33589aaba4SAndre Przywara}; 34