1 /* 2 * Copyright 2020-2024 NXP 3 * 4 * SPDX-License-Identifier: BSD-3-Clause 5 */ 6 #include <s32cc-clk-ids.h> 7 #include <s32cc-clk-modules.h> 8 #include <s32cc-clk-utils.h> 9 10 #define S32CC_A53_MIN_FREQ (48UL * MHZ) 11 #define S32CC_A53_MAX_FREQ (1000UL * MHZ) 12 13 /* Oscillators */ 14 static struct s32cc_osc fxosc = 15 S32CC_OSC_INIT(S32CC_FXOSC); 16 static struct s32cc_clk fxosc_clk = 17 S32CC_MODULE_CLK(fxosc); 18 19 static struct s32cc_osc firc = 20 S32CC_OSC_INIT(S32CC_FIRC); 21 static struct s32cc_clk firc_clk = 22 S32CC_MODULE_CLK(firc); 23 24 static struct s32cc_osc sirc = 25 S32CC_OSC_INIT(S32CC_SIRC); 26 static struct s32cc_clk sirc_clk = 27 S32CC_MODULE_CLK(sirc); 28 29 /* ARM PLL */ 30 static struct s32cc_clkmux arm_pll_mux = 31 S32CC_CLKMUX_INIT(S32CC_ARM_PLL, 0, 2, 32 S32CC_CLK_FIRC, 33 S32CC_CLK_FXOSC, 0, 0, 0); 34 static struct s32cc_clk arm_pll_mux_clk = 35 S32CC_MODULE_CLK(arm_pll_mux); 36 static struct s32cc_pll armpll = 37 S32CC_PLL_INIT(arm_pll_mux_clk, S32CC_ARM_PLL, 2); 38 static struct s32cc_clk arm_pll_vco_clk = 39 S32CC_FREQ_MODULE_CLK(armpll, 1400 * MHZ, 2000 * MHZ); 40 41 static struct s32cc_pll_out_div arm_pll_phi0_div = 42 S32CC_PLL_OUT_DIV_INIT(armpll, 0); 43 static struct s32cc_clk arm_pll_phi0_clk = 44 S32CC_FREQ_MODULE_CLK(arm_pll_phi0_div, 0, GHZ); 45 46 /* MC_CGM1 */ 47 static struct s32cc_clkmux cgm1_mux0 = 48 S32CC_SHARED_CLKMUX_INIT(S32CC_CGM1, 0, 3, 49 S32CC_CLK_FIRC, 50 S32CC_CLK_ARM_PLL_PHI0, 51 S32CC_CLK_ARM_PLL_DFS2, 0, 0); 52 static struct s32cc_clk cgm1_mux0_clk = S32CC_MODULE_CLK(cgm1_mux0); 53 54 /* A53_CORE */ 55 static struct s32cc_clk a53_core_clk = 56 S32CC_FREQ_MODULE_CLK(cgm1_mux0_clk, S32CC_A53_MIN_FREQ, 57 S32CC_A53_MAX_FREQ); 58 /* A53_CORE_DIV2 */ 59 static struct s32cc_fixed_div a53_core_div2 = 60 S32CC_FIXED_DIV_INIT(cgm1_mux0_clk, 2); 61 static struct s32cc_clk a53_core_div2_clk = 62 S32CC_FREQ_MODULE_CLK(a53_core_div2, S32CC_A53_MIN_FREQ / 2, 63 S32CC_A53_MAX_FREQ / 2); 64 /* A53_CORE_DIV10 */ 65 static struct s32cc_fixed_div a53_core_div10 = 66 S32CC_FIXED_DIV_INIT(cgm1_mux0_clk, 10); 67 static struct s32cc_clk a53_core_div10_clk = 68 S32CC_FREQ_MODULE_CLK(a53_core_div10, S32CC_A53_MIN_FREQ / 10, 69 S32CC_A53_MAX_FREQ / 10); 70 71 static struct s32cc_clk *s32cc_hw_clk_list[5] = { 72 /* Oscillators */ 73 [S32CC_CLK_ID(S32CC_CLK_FIRC)] = &firc_clk, 74 [S32CC_CLK_ID(S32CC_CLK_SIRC)] = &sirc_clk, 75 [S32CC_CLK_ID(S32CC_CLK_FXOSC)] = &fxosc_clk, 76 /* ARM PLL */ 77 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_PHI0)] = &arm_pll_phi0_clk, 78 }; 79 80 static struct s32cc_clk_array s32cc_hw_clocks = { 81 .type_mask = S32CC_CLK_TYPE(S32CC_CLK_FIRC), 82 .clks = &s32cc_hw_clk_list[0], 83 .n_clks = ARRAY_SIZE(s32cc_hw_clk_list), 84 }; 85 86 static struct s32cc_clk *s32cc_arch_clk_list[6] = { 87 /* ARM PLL */ 88 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_MUX)] = &arm_pll_mux_clk, 89 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_VCO)] = &arm_pll_vco_clk, 90 /* MC_CGM1 */ 91 [S32CC_CLK_ID(S32CC_CLK_MC_CGM1_MUX0)] = &cgm1_mux0_clk, 92 /* A53 */ 93 [S32CC_CLK_ID(S32CC_CLK_A53_CORE)] = &a53_core_clk, 94 [S32CC_CLK_ID(S32CC_CLK_A53_CORE_DIV2)] = &a53_core_div2_clk, 95 [S32CC_CLK_ID(S32CC_CLK_A53_CORE_DIV10)] = &a53_core_div10_clk, 96 }; 97 98 static struct s32cc_clk_array s32cc_arch_clocks = { 99 .type_mask = S32CC_CLK_TYPE(S32CC_CLK_ARM_PLL_MUX), 100 .clks = &s32cc_arch_clk_list[0], 101 .n_clks = ARRAY_SIZE(s32cc_arch_clk_list), 102 }; 103 104 struct s32cc_clk *s32cc_get_arch_clk(unsigned long id) 105 { 106 static const struct s32cc_clk_array *clk_table[2] = { 107 &s32cc_hw_clocks, 108 &s32cc_arch_clocks, 109 }; 110 111 return s32cc_get_clk_from_table(clk_table, ARRAY_SIZE(clk_table), id); 112 } 113