1 /* 2 * Copyright 2020-2025 NXP 3 * 4 * SPDX-License-Identifier: BSD-3-Clause 5 */ 6 #include <s32cc-clk-ids.h> 7 #include <s32cc-clk-modules.h> 8 #include <s32cc-clk-utils.h> 9 10 #define S32CC_A53_MIN_FREQ (48UL * MHZ) 11 #define S32CC_A53_MAX_FREQ (1000UL * MHZ) 12 13 /* Partitions */ 14 static struct s32cc_part part0 = S32CC_PART(0); 15 16 /* Oscillators */ 17 static struct s32cc_osc fxosc = 18 S32CC_OSC_INIT(S32CC_FXOSC); 19 static struct s32cc_clk fxosc_clk = 20 S32CC_MODULE_CLK(fxosc); 21 22 static struct s32cc_osc firc = 23 S32CC_OSC_INIT_FREQ(S32CC_FIRC, 48 * MHZ); 24 static struct s32cc_clk firc_clk = 25 S32CC_MODULE_CLK(firc); 26 27 static struct s32cc_osc sirc = 28 S32CC_OSC_INIT(S32CC_SIRC); 29 static struct s32cc_clk sirc_clk = 30 S32CC_MODULE_CLK(sirc); 31 32 /* ARM PLL */ 33 static struct s32cc_clkmux arm_pll_mux = 34 S32CC_CLKMUX_INIT(S32CC_ARM_PLL, 0, 2, 35 S32CC_CLK_FIRC, 36 S32CC_CLK_FXOSC, 0, 0, 0); 37 static struct s32cc_clk arm_pll_mux_clk = 38 S32CC_MODULE_CLK(arm_pll_mux); 39 static struct s32cc_pll armpll = 40 S32CC_PLL_INIT(arm_pll_mux_clk, S32CC_ARM_PLL, 2); 41 static struct s32cc_clk arm_pll_vco_clk = 42 S32CC_FREQ_MODULE_CLK(armpll, 1400 * MHZ, 2000 * MHZ); 43 44 static struct s32cc_pll_out_div arm_pll_phi0_div = 45 S32CC_PLL_OUT_DIV_INIT(armpll, 0); 46 static struct s32cc_clk arm_pll_phi0_clk = 47 S32CC_FREQ_MODULE_CLK(arm_pll_phi0_div, 0, GHZ); 48 49 /* ARM DFS */ 50 static struct s32cc_dfs armdfs = 51 S32CC_DFS_INIT(armpll, S32CC_ARM_DFS); 52 static struct s32cc_dfs_div arm_dfs1_div = 53 S32CC_DFS_DIV_INIT(armdfs, 0); 54 static struct s32cc_clk arm_dfs1_clk = 55 S32CC_FREQ_MODULE_CLK(arm_dfs1_div, 0, 800 * MHZ); 56 57 /* MC_CGM0 */ 58 static struct s32cc_clkmux cgm0_mux0 = 59 S32CC_SHARED_CLKMUX_INIT(S32CC_CGM0, 0, 2, 60 S32CC_CLK_FIRC, 61 S32CC_CLK_ARM_PLL_DFS1, 0, 0, 0); 62 static struct s32cc_clk cgm0_mux0_clk = S32CC_MODULE_CLK(cgm0_mux0); 63 64 static struct s32cc_clkmux cgm0_mux8 = 65 S32CC_SHARED_CLKMUX_INIT(S32CC_CGM0, 8, 3, 66 S32CC_CLK_FIRC, 67 S32CC_CLK_PERIPH_PLL_PHI3, 68 S32CC_CLK_FXOSC, 0, 0); 69 static struct s32cc_clk cgm0_mux8_clk = S32CC_MODULE_CLK(cgm0_mux8); 70 71 static struct s32cc_clkmux cgm0_mux14 = 72 S32CC_CLKMUX_INIT(S32CC_CGM0, 14, 2, 73 S32CC_CLK_FIRC, 74 S32CC_CLK_PERIPH_PLL_DFS3, 0, 0, 0); 75 static struct s32cc_clk cgm0_mux14_clk = S32CC_MODULE_CLK(cgm0_mux14); 76 77 /* XBAR */ 78 static struct s32cc_clk xbar_2x_clk = 79 S32CC_CHILD_CLK(cgm0_mux0_clk, 48 * MHZ, 800 * MHZ); 80 static struct s32cc_fixed_div xbar_div2 = 81 S32CC_FIXED_DIV_INIT(cgm0_mux0_clk, 2); 82 static struct s32cc_clk xbar_clk = 83 S32CC_FREQ_MODULE_CLK(xbar_div2, 24 * MHZ, 400 * MHZ); 84 static struct s32cc_fixed_div xbar_div4 = 85 S32CC_FIXED_DIV_INIT(cgm0_mux0_clk, 4); 86 static struct s32cc_clk xbar_div2_clk = 87 S32CC_FREQ_MODULE_CLK(xbar_div4, 12 * MHZ, 200 * MHZ); 88 static struct s32cc_fixed_div xbar_div6 = 89 S32CC_FIXED_DIV_INIT(cgm0_mux0_clk, 6); 90 static struct s32cc_clk xbar_div3_clk = 91 S32CC_FREQ_MODULE_CLK(xbar_div6, 8 * MHZ, 133333333); 92 static struct s32cc_fixed_div xbar_div8 = 93 S32CC_FIXED_DIV_INIT(cgm0_mux0_clk, 8); 94 static struct s32cc_clk xbar_div4_clk = 95 S32CC_FREQ_MODULE_CLK(xbar_div8, 6 * MHZ, 100 * MHZ); 96 static struct s32cc_fixed_div xbar_div12 = 97 S32CC_FIXED_DIV_INIT(cgm0_mux0_clk, 12); 98 static struct s32cc_clk xbar_div6_clk = 99 S32CC_FREQ_MODULE_CLK(xbar_div12, 4 * MHZ, 66666666); 100 101 /* Linflex */ 102 static struct s32cc_clk linflex_baud_clk = 103 S32CC_CHILD_CLK(cgm0_mux8_clk, 19200, 133333333); 104 static struct s32cc_fixed_div linflex_div = 105 S32CC_FIXED_DIV_INIT(linflex_baud_clk, 2); 106 static struct s32cc_clk linflex_clk = 107 S32CC_FREQ_MODULE_CLK(linflex_div, 9600, 66666666); 108 109 /* MC_CGM1 */ 110 static struct s32cc_clkmux cgm1_mux0 = 111 S32CC_SHARED_CLKMUX_INIT(S32CC_CGM1, 0, 3, 112 S32CC_CLK_FIRC, 113 S32CC_CLK_ARM_PLL_PHI0, 114 S32CC_CLK_ARM_PLL_DFS2, 0, 0); 115 static struct s32cc_clk cgm1_mux0_clk = S32CC_MODULE_CLK(cgm1_mux0); 116 117 /* A53_CORE */ 118 static struct s32cc_clk a53_core_clk = 119 S32CC_FREQ_MODULE_CLK(cgm1_mux0_clk, S32CC_A53_MIN_FREQ, 120 S32CC_A53_MAX_FREQ); 121 /* A53_CORE_DIV2 */ 122 static struct s32cc_fixed_div a53_core_div2 = 123 S32CC_FIXED_DIV_INIT(cgm1_mux0_clk, 2); 124 static struct s32cc_clk a53_core_div2_clk = 125 S32CC_FREQ_MODULE_CLK(a53_core_div2, S32CC_A53_MIN_FREQ / 2, 126 S32CC_A53_MAX_FREQ / 2); 127 /* A53_CORE_DIV10 */ 128 static struct s32cc_fixed_div a53_core_div10 = 129 S32CC_FIXED_DIV_INIT(cgm1_mux0_clk, 10); 130 static struct s32cc_clk a53_core_div10_clk = 131 S32CC_FREQ_MODULE_CLK(a53_core_div10, S32CC_A53_MIN_FREQ / 10, 132 S32CC_A53_MAX_FREQ / 10); 133 134 /* PERIPH PLL */ 135 static struct s32cc_clkmux periph_pll_mux = 136 S32CC_CLKMUX_INIT(S32CC_PERIPH_PLL, 0, 2, 137 S32CC_CLK_FIRC, 138 S32CC_CLK_FXOSC, 0, 0, 0); 139 static struct s32cc_clk periph_pll_mux_clk = 140 S32CC_MODULE_CLK(periph_pll_mux); 141 static struct s32cc_pll periphpll = 142 S32CC_PLL_INIT(periph_pll_mux_clk, S32CC_PERIPH_PLL, 2); 143 static struct s32cc_clk periph_pll_vco_clk = 144 S32CC_FREQ_MODULE_CLK(periphpll, 1300 * MHZ, 2 * GHZ); 145 146 static struct s32cc_pll_out_div periph_pll_phi3_div = 147 S32CC_PLL_OUT_DIV_INIT(periphpll, 3); 148 static struct s32cc_clk periph_pll_phi3_clk = 149 S32CC_FREQ_MODULE_CLK(periph_pll_phi3_div, 0, 133333333); 150 151 /* PERIPH DFS */ 152 static struct s32cc_dfs periphdfs = 153 S32CC_DFS_INIT(periphpll, S32CC_PERIPH_DFS); 154 static struct s32cc_dfs_div periph_dfs3_div = 155 S32CC_DFS_DIV_INIT(periphdfs, 0); 156 static struct s32cc_clk periph_dfs3_clk = 157 S32CC_FREQ_MODULE_CLK(periph_dfs3_div, 416 * MHZ, 800 * MHZ); 158 159 /* DDR PLL */ 160 static struct s32cc_clkmux ddr_pll_mux = 161 S32CC_CLKMUX_INIT(S32CC_DDR_PLL, 0, 2, 162 S32CC_CLK_FIRC, 163 S32CC_CLK_FXOSC, 0, 0, 0); 164 static struct s32cc_clk ddr_pll_mux_clk = 165 S32CC_MODULE_CLK(ddr_pll_mux); 166 static struct s32cc_pll ddrpll = 167 S32CC_PLL_INIT(ddr_pll_mux_clk, S32CC_DDR_PLL, 1); 168 static struct s32cc_clk ddr_pll_vco_clk = 169 S32CC_FREQ_MODULE_CLK(ddrpll, 1300 * MHZ, 1600 * MHZ); 170 171 static struct s32cc_pll_out_div ddr_pll_phi0_div = 172 S32CC_PLL_OUT_DIV_INIT(ddrpll, 0); 173 static struct s32cc_clk ddr_pll_phi0_clk = 174 S32CC_FREQ_MODULE_CLK(ddr_pll_phi0_div, 0, 800 * MHZ); 175 176 /* MC_CGM5 */ 177 static struct s32cc_clkmux cgm5_mux0 = 178 S32CC_SHARED_CLKMUX_INIT(S32CC_CGM5, 0, 2, 179 S32CC_CLK_FIRC, 180 S32CC_CLK_DDR_PLL_PHI0, 181 0, 0, 0); 182 static struct s32cc_clk cgm5_mux0_clk = S32CC_MODULE_CLK(cgm5_mux0); 183 184 /* DDR clock */ 185 static struct s32cc_part_block part0_block1 = 186 S32CC_PART_BLOCK(&part0, s32cc_part_block1); 187 static struct s32cc_part_block_link ddr_block_link = 188 S32CC_PART_BLOCK_LINK(cgm5_mux0_clk, &part0_block1); 189 static struct s32cc_clk ddr_clk = 190 S32CC_FREQ_MODULE_CLK(ddr_block_link, 0, 800 * MHZ); 191 192 /* SDHC_CLK */ 193 static struct s32cc_part_block part0_block0 = 194 S32CC_PART_BLOCK(&part0, s32cc_part_block0); 195 static struct s32cc_cgm_div sdhc_div = S32CC_CGM_DIV_INIT(cgm0_mux14_clk, 0); 196 static struct s32cc_part_block_link usdhc_block_link = 197 S32CC_PART_BLOCK_LINK(sdhc_div, &part0_block0); 198 static struct s32cc_clk usdhc_clk = 199 S32CC_FREQ_MODULE_CLK(usdhc_block_link, 0, 400 * MHZ); 200 201 static struct s32cc_clk *s32cc_hw_clk_list[37] = { 202 /* Oscillators */ 203 [S32CC_CLK_ID(S32CC_CLK_FIRC)] = &firc_clk, 204 [S32CC_CLK_ID(S32CC_CLK_SIRC)] = &sirc_clk, 205 [S32CC_CLK_ID(S32CC_CLK_FXOSC)] = &fxosc_clk, 206 /* ARM PLL */ 207 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_PHI0)] = &arm_pll_phi0_clk, 208 /* ARM DFS */ 209 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_DFS1)] = &arm_dfs1_clk, 210 /* PERIPH PLL */ 211 [S32CC_CLK_ID(S32CC_CLK_PERIPH_PLL_PHI3)] = &periph_pll_phi3_clk, 212 /* PERIPH DFS */ 213 [S32CC_CLK_ID(S32CC_CLK_PERIPH_PLL_DFS3)] = &periph_dfs3_clk, 214 /* DDR PLL */ 215 [S32CC_CLK_ID(S32CC_CLK_DDR_PLL_PHI0)] = &ddr_pll_phi0_clk, 216 }; 217 218 static struct s32cc_clk_array s32cc_hw_clocks = { 219 .type_mask = S32CC_CLK_TYPE(S32CC_CLK_FIRC), 220 .clks = &s32cc_hw_clk_list[0], 221 .n_clks = ARRAY_SIZE(s32cc_hw_clk_list), 222 }; 223 224 static struct s32cc_clk *s32cc_arch_clk_list[24] = { 225 /* ARM PLL */ 226 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_MUX)] = &arm_pll_mux_clk, 227 [S32CC_CLK_ID(S32CC_CLK_ARM_PLL_VCO)] = &arm_pll_vco_clk, 228 /* PERIPH PLL */ 229 [S32CC_CLK_ID(S32CC_CLK_PERIPH_PLL_MUX)] = &periph_pll_mux_clk, 230 [S32CC_CLK_ID(S32CC_CLK_PERIPH_PLL_VCO)] = &periph_pll_vco_clk, 231 /* MC_CGM0 */ 232 [S32CC_CLK_ID(S32CC_CLK_MC_CGM0_MUX0)] = &cgm0_mux0_clk, 233 [S32CC_CLK_ID(S32CC_CLK_MC_CGM0_MUX8)] = &cgm0_mux8_clk, 234 [S32CC_CLK_ID(S32CC_CLK_MC_CGM0_MUX14)] = &cgm0_mux14_clk, 235 /* XBAR */ 236 [S32CC_CLK_ID(S32CC_CLK_XBAR_2X)] = &xbar_2x_clk, 237 [S32CC_CLK_ID(S32CC_CLK_XBAR)] = &xbar_clk, 238 [S32CC_CLK_ID(S32CC_CLK_XBAR_DIV2)] = &xbar_div2_clk, 239 [S32CC_CLK_ID(S32CC_CLK_XBAR_DIV3)] = &xbar_div3_clk, 240 [S32CC_CLK_ID(S32CC_CLK_XBAR_DIV4)] = &xbar_div4_clk, 241 [S32CC_CLK_ID(S32CC_CLK_XBAR_DIV6)] = &xbar_div6_clk, 242 /* MC_CGM1 */ 243 [S32CC_CLK_ID(S32CC_CLK_MC_CGM1_MUX0)] = &cgm1_mux0_clk, 244 /* A53 */ 245 [S32CC_CLK_ID(S32CC_CLK_A53_CORE)] = &a53_core_clk, 246 [S32CC_CLK_ID(S32CC_CLK_A53_CORE_DIV2)] = &a53_core_div2_clk, 247 [S32CC_CLK_ID(S32CC_CLK_A53_CORE_DIV10)] = &a53_core_div10_clk, 248 /* Linflex */ 249 [S32CC_CLK_ID(S32CC_CLK_LINFLEX)] = &linflex_clk, 250 [S32CC_CLK_ID(S32CC_CLK_LINFLEX_BAUD)] = &linflex_baud_clk, 251 /* DDR PLL */ 252 [S32CC_CLK_ID(S32CC_CLK_DDR_PLL_MUX)] = &ddr_pll_mux_clk, 253 [S32CC_CLK_ID(S32CC_CLK_DDR_PLL_VCO)] = &ddr_pll_vco_clk, 254 /* MC_CGM5 */ 255 [S32CC_CLK_ID(S32CC_CLK_MC_CGM5_MUX0)] = &cgm5_mux0_clk, 256 /* DDR */ 257 [S32CC_CLK_ID(S32CC_CLK_DDR)] = &ddr_clk, 258 /* USDHC */ 259 [S32CC_CLK_ID(S32CC_CLK_USDHC)] = &usdhc_clk, 260 }; 261 262 static struct s32cc_clk_array s32cc_arch_clocks = { 263 .type_mask = S32CC_CLK_TYPE(S32CC_CLK_ARM_PLL_MUX), 264 .clks = &s32cc_arch_clk_list[0], 265 .n_clks = ARRAY_SIZE(s32cc_arch_clk_list), 266 }; 267 268 static const struct s32cc_clk_array *s32cc_clk_table[2] = { 269 &s32cc_hw_clocks, 270 &s32cc_arch_clocks, 271 }; 272 273 struct s32cc_clk *s32cc_get_arch_clk(unsigned long id) 274 { 275 return s32cc_get_clk_from_table(s32cc_clk_table, 276 ARRAY_SIZE(s32cc_clk_table), 277 id); 278 } 279 280 int s32cc_get_clk_id(const struct s32cc_clk *clk, unsigned long *id) 281 { 282 return s32cc_get_id_from_table(s32cc_clk_table, 283 ARRAY_SIZE(s32cc_clk_table), 284 clk, id); 285 } 286