xref: /rk3399_ARM-atf/drivers/marvell/comphy/phy-default-porting-layer.h (revision 42a293379e808f2300519db937c6dc9a7685a4b2)
1*42a29337SGrzegorz Jaszczyk /*
2*42a29337SGrzegorz Jaszczyk  * Copyright (C) 2018 Marvell International Ltd.
3*42a29337SGrzegorz Jaszczyk  *
4*42a29337SGrzegorz Jaszczyk  * SPDX-License-Identifier:     BSD-3-Clause
5*42a29337SGrzegorz Jaszczyk  * https://spdx.org/licenses
6*42a29337SGrzegorz Jaszczyk  */
7*42a29337SGrzegorz Jaszczyk 
8*42a29337SGrzegorz Jaszczyk #ifndef __PHY_DEFAULT_PORTING_LAYER_H
9*42a29337SGrzegorz Jaszczyk #define __PHY_DEFAULT_PORTING_LAYER_H
10*42a29337SGrzegorz Jaszczyk 
11*42a29337SGrzegorz Jaszczyk 
12*42a29337SGrzegorz Jaszczyk #define MAX_LANE_NR		6
13*42a29337SGrzegorz Jaszczyk 
14*42a29337SGrzegorz Jaszczyk #warning "Using default comphy params - you may need to suit them to your board"
15*42a29337SGrzegorz Jaszczyk 
16*42a29337SGrzegorz Jaszczyk static const struct xfi_params
17*42a29337SGrzegorz Jaszczyk 	xfi_static_values_tab[AP_NUM][CP_NUM][MAX_LANE_NR] = {
18*42a29337SGrzegorz Jaszczyk 	[0 ... AP_NUM-1][0 ... CP_NUM-1][0 ... MAX_LANE_NR-1] = {
19*42a29337SGrzegorz Jaszczyk 		.g1_ffe_res_sel = 0x3, .g1_ffe_cap_sel = 0xf, .align90 = 0x5f,
20*42a29337SGrzegorz Jaszczyk 		.g1_dfe_res = 0x2, .g1_amp = 0x1c, .g1_emph = 0xe,
21*42a29337SGrzegorz Jaszczyk 		.g1_emph_en = 0x1, .g1_tx_amp_adj = 0x1, .g1_tx_emph_en = 0x1,
22*42a29337SGrzegorz Jaszczyk 		.g1_tx_emph = 0x0, .g1_rx_selmuff = 0x1, .g1_rx_selmufi = 0x0,
23*42a29337SGrzegorz Jaszczyk 		.g1_rx_selmupf = 0x2, .g1_rx_selmupi = 0x2, .valid = 1
24*42a29337SGrzegorz Jaszczyk 	}
25*42a29337SGrzegorz Jaszczyk };
26*42a29337SGrzegorz Jaszczyk 
27*42a29337SGrzegorz Jaszczyk static const struct sata_params
28*42a29337SGrzegorz Jaszczyk 	sata_static_values_tab[AP_NUM][CP_NUM][MAX_LANE_NR] = {
29*42a29337SGrzegorz Jaszczyk 	[0 ... AP_NUM-1][0 ... CP_NUM-1][0 ... MAX_LANE_NR-1] = {
30*42a29337SGrzegorz Jaszczyk 		.g1_amp = 0x8, .g2_amp = 0xa, .g3_amp = 0x1e,
31*42a29337SGrzegorz Jaszczyk 		.g1_emph = 0x1, .g2_emph = 0x2, .g3_emph = 0xe,
32*42a29337SGrzegorz Jaszczyk 		.g1_emph_en = 0x1, .g2_emph_en = 0x1, .g3_emph_en = 0x1,
33*42a29337SGrzegorz Jaszczyk 		.g1_tx_amp_adj = 0x1, .g2_tx_amp_adj = 0x1,
34*42a29337SGrzegorz Jaszczyk 		.g3_tx_amp_adj = 0x1,
35*42a29337SGrzegorz Jaszczyk 		.g1_tx_emph_en = 0x0, .g2_tx_emph_en = 0x0,
36*42a29337SGrzegorz Jaszczyk 		.g3_tx_emph_en = 0x0,
37*42a29337SGrzegorz Jaszczyk 		.g1_tx_emph = 0x1, .g2_tx_emph = 0x1, .g3_tx_emph = 0x1,
38*42a29337SGrzegorz Jaszczyk 		.g3_dfe_res = 0x1, .g3_ffe_res_sel = 0x4, .g3_ffe_cap_sel = 0xf,
39*42a29337SGrzegorz Jaszczyk 		.align90 = 0x61,
40*42a29337SGrzegorz Jaszczyk 		.g1_rx_selmuff = 0x3, .g2_rx_selmuff = 0x3,
41*42a29337SGrzegorz Jaszczyk 		.g3_rx_selmuff = 0x3,
42*42a29337SGrzegorz Jaszczyk 		.g1_rx_selmufi = 0x0, .g2_rx_selmufi = 0x0,
43*42a29337SGrzegorz Jaszczyk 		.g3_rx_selmufi = 0x3,
44*42a29337SGrzegorz Jaszczyk 		.g1_rx_selmupf = 0x1, .g2_rx_selmupf = 0x1,
45*42a29337SGrzegorz Jaszczyk 		.g3_rx_selmupf = 0x2,
46*42a29337SGrzegorz Jaszczyk 		.g1_rx_selmupi = 0x0, .g2_rx_selmupi = 0x0,
47*42a29337SGrzegorz Jaszczyk 		.g3_rx_selmupi = 0x2,
48*42a29337SGrzegorz Jaszczyk 		.valid = 0x1
49*42a29337SGrzegorz Jaszczyk 	},
50*42a29337SGrzegorz Jaszczyk };
51*42a29337SGrzegorz Jaszczyk #endif /* __PHY_DEFAULT_PORTING_LAYER_H */
52