1ccd81f1eSAndre Przywara /* 2ccd81f1eSAndre Przywara * Copyright (c) 2022, ARM Limited. All rights reserved. 3*0ed3be6fSVarun Wadekar * Copyright (c) 2023, NVIDIA Corporation. All rights reserved. 4ccd81f1eSAndre Przywara * 5ccd81f1eSAndre Przywara * SPDX-License-Identifier: BSD-3-Clause 6ccd81f1eSAndre Przywara * 7ccd81f1eSAndre Przywara * Dispatch synchronous system register traps from lower ELs. 8ccd81f1eSAndre Przywara */ 9ccd81f1eSAndre Przywara 10ccd81f1eSAndre Przywara #include <bl31/sync_handle.h> 11ccd81f1eSAndre Przywara #include <context.h> 12ccd81f1eSAndre Przywara 13ccd81f1eSAndre Przywara int handle_sysreg_trap(uint64_t esr_el3, cpu_context_t *ctx) 14ccd81f1eSAndre Przywara { 15*0ed3be6fSVarun Wadekar uint64_t __unused opcode = esr_el3 & ISS_SYSREG_OPCODE_MASK; 16*0ed3be6fSVarun Wadekar 171ae75529SAndre Przywara #if ENABLE_FEAT_RNG_TRAP 18*0ed3be6fSVarun Wadekar if ((opcode == ISS_SYSREG_OPCODE_RNDR) || (opcode == ISS_SYSREG_OPCODE_RNDRRS)) { 191ae75529SAndre Przywara return plat_handle_rng_trap(esr_el3, ctx); 20ccd81f1eSAndre Przywara } 21*0ed3be6fSVarun Wadekar #endif 22*0ed3be6fSVarun Wadekar 23*0ed3be6fSVarun Wadekar #if IMPDEF_SYSREG_TRAP 24*0ed3be6fSVarun Wadekar if ((opcode & ISS_SYSREG_OPCODE_IMPDEF) == ISS_SYSREG_OPCODE_IMPDEF) { 25*0ed3be6fSVarun Wadekar return plat_handle_impdef_trap(esr_el3, ctx); 26*0ed3be6fSVarun Wadekar } 27*0ed3be6fSVarun Wadekar #endif 28*0ed3be6fSVarun Wadekar 29*0ed3be6fSVarun Wadekar return TRAP_RET_UNHANDLED; 30ccd81f1eSAndre Przywara } 31