xref: /optee_os/core/arch/arm/plat-stm32mp1/boot_api.h (revision a30d4efb140ba9b9b15c50e752f21dc53e1d7fe1)
1*a30d4efbSEtienne Carriere /* SPDX-License-Identifier: BSD-3-Clause */
2*a30d4efbSEtienne Carriere /*
3*a30d4efbSEtienne Carriere  * Copyright (C) 2017-2018, STMicroelectronics
4*a30d4efbSEtienne Carriere  */
5*a30d4efbSEtienne Carriere 
6*a30d4efbSEtienne Carriere #ifndef __BOOT_API_H__
7*a30d4efbSEtienne Carriere #define __BOOT_API_H__
8*a30d4efbSEtienne Carriere 
9*a30d4efbSEtienne Carriere /*
10*a30d4efbSEtienne Carriere  * Backup registers mapping
11*a30d4efbSEtienne Carriere  */
12*a30d4efbSEtienne Carriere 
13*a30d4efbSEtienne Carriere /* Backup register #4: magic to request core1 boot up */
14*a30d4efbSEtienne Carriere #define BCKR_CORE1_MAGIC_NUMBER			4
15*a30d4efbSEtienne Carriere 
16*a30d4efbSEtienne Carriere /* Value for BCKR_CORE1_MAGIC_NUMBER entry */
17*a30d4efbSEtienne Carriere #define BOOT_API_A7_CORE1_MAGIC_NUMBER		0xca7face1
18*a30d4efbSEtienne Carriere 
19*a30d4efbSEtienne Carriere /* Backup register #5: physical address of core1 entry at boot up */
20*a30d4efbSEtienne Carriere #define BCKR_CORE1_BRANCH_ADDRESS		5
21*a30d4efbSEtienne Carriere 
22*a30d4efbSEtienne Carriere #endif /* __BOOT_API_H__*/
23