1d3bf580aSSilvano di Ninno /* SPDX-License-Identifier: BSD-2-Clause */ 2d3bf580aSSilvano di Ninno /* 3958897f5SClement Faure * Copyright 2018-2021 NXP 4d3bf580aSSilvano di Ninno */ 5d3bf580aSSilvano di Ninno 6d3bf580aSSilvano di Ninno #ifndef __IMX8Q_H__ 7d3bf580aSSilvano di Ninno #define __IMX8Q_H__ 8d3bf580aSSilvano di Ninno 9d3bf580aSSilvano di Ninno #define GICD_BASE 0x51a00000 10d3bf580aSSilvano di Ninno #define GICR_BASE 0x51b00000 11d3bf580aSSilvano di Ninno #define UART0_BASE 0x5a060000 12d3bf580aSSilvano di Ninno #define UART1_BASE 0x5a070000 13d3bf580aSSilvano di Ninno #define UART2_BASE 0x5a080000 14d3bf580aSSilvano di Ninno #define UART3_BASE 0x5a090000 156ed4865fSClément Péron #define UART4_BASE 0x5a0a0000 165c10acc3SClement Faure #define CAAM_BASE 0x31400000 17*2866fd96SClement Faure #define CAAM_SIZE 0x40000 18958897f5SClement Faure #define SC_IPC_BASE_SECURE 0x5d1b0000 19958897f5SClement Faure #define SC_IPC_SIZE 0x10000 20d3bf580aSSilvano di Ninno 21d3bf580aSSilvano di Ninno #endif /* __IMX8Q_H__ */ 22