1*4882a593Smuzhiyun /* SPDX-License-Identifier: GPL-2.0 */ 2*4882a593Smuzhiyun #ifndef __ASM_SH_CPU_SH4_DMA_SH7780_H 3*4882a593Smuzhiyun #define __ASM_SH_CPU_SH4_DMA_SH7780_H 4*4882a593Smuzhiyun 5*4882a593Smuzhiyun #include <linux/sh_intc.h> 6*4882a593Smuzhiyun 7*4882a593Smuzhiyun #if defined(CONFIG_CPU_SUBTYPE_SH7343) || \ 8*4882a593Smuzhiyun defined(CONFIG_CPU_SUBTYPE_SH7730) 9*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x800) 10*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0xb80) 11*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/ 12*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFE008020 13*4882a593Smuzhiyun #elif defined(CONFIG_CPU_SUBTYPE_SH7722) 14*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x800) 15*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0xb80) 16*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/ 17*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFE008020 18*4882a593Smuzhiyun #elif defined(CONFIG_CPU_SUBTYPE_SH7763) 19*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x640) 20*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0x780) 21*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0x6c0) 22*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFF608020 23*4882a593Smuzhiyun #elif defined(CONFIG_CPU_SUBTYPE_SH7723) 24*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x800) /* DMAC0A*/ 25*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0xb80) /* DMAC0B */ 26*4882a593Smuzhiyun #define DMTE6_IRQ evt2irq(0x700) 27*4882a593Smuzhiyun #define DMTE8_IRQ evt2irq(0x740) /* DMAC1A */ 28*4882a593Smuzhiyun #define DMTE9_IRQ evt2irq(0x760) 29*4882a593Smuzhiyun #define DMTE10_IRQ evt2irq(0xb00) /* DMAC1B */ 30*4882a593Smuzhiyun #define DMTE11_IRQ evt2irq(0xb20) 31*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/ 32*4882a593Smuzhiyun #define DMAE1_IRQ evt2irq(0xb40) /* DMA Error IRQ*/ 33*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFE008020 34*4882a593Smuzhiyun #define SH_DMAC_BASE1 0xFDC08020 35*4882a593Smuzhiyun #elif defined(CONFIG_CPU_SUBTYPE_SH7724) 36*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x800) /* DMAC0A*/ 37*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0xb80) /* DMAC0B */ 38*4882a593Smuzhiyun #define DMTE6_IRQ evt2irq(0x700) 39*4882a593Smuzhiyun #define DMTE8_IRQ evt2irq(0x740) /* DMAC1A */ 40*4882a593Smuzhiyun #define DMTE9_IRQ evt2irq(0x760) 41*4882a593Smuzhiyun #define DMTE10_IRQ evt2irq(0xb00) /* DMAC1B */ 42*4882a593Smuzhiyun #define DMTE11_IRQ evt2irq(0xb20) 43*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/ 44*4882a593Smuzhiyun #define DMAE1_IRQ evt2irq(0xb40) /* DMA Error IRQ*/ 45*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFE008020 46*4882a593Smuzhiyun #define SH_DMAC_BASE1 0xFDC08020 47*4882a593Smuzhiyun #elif defined(CONFIG_CPU_SUBTYPE_SH7780) 48*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x640) 49*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0x780) 50*4882a593Smuzhiyun #define DMTE6_IRQ evt2irq(0x7c0) 51*4882a593Smuzhiyun #define DMTE8_IRQ evt2irq(0xd80) 52*4882a593Smuzhiyun #define DMTE9_IRQ evt2irq(0xda0) 53*4882a593Smuzhiyun #define DMTE10_IRQ evt2irq(0xdc0) 54*4882a593Smuzhiyun #define DMTE11_IRQ evt2irq(0xde0) 55*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0x6c0) /* DMA Error IRQ */ 56*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFC808020 57*4882a593Smuzhiyun #define SH_DMAC_BASE1 0xFC818020 58*4882a593Smuzhiyun #else /* SH7785 */ 59*4882a593Smuzhiyun #define DMTE0_IRQ evt2irq(0x620) 60*4882a593Smuzhiyun #define DMTE4_IRQ evt2irq(0x6a0) 61*4882a593Smuzhiyun #define DMTE6_IRQ evt2irq(0x880) 62*4882a593Smuzhiyun #define DMTE8_IRQ evt2irq(0x8c0) 63*4882a593Smuzhiyun #define DMTE9_IRQ evt2irq(0x8e0) 64*4882a593Smuzhiyun #define DMTE10_IRQ evt2irq(0x900) 65*4882a593Smuzhiyun #define DMTE11_IRQ evt2irq(0x920) 66*4882a593Smuzhiyun #define DMAE0_IRQ evt2irq(0x6e0) /* DMA Error IRQ0 */ 67*4882a593Smuzhiyun #define DMAE1_IRQ evt2irq(0x940) /* DMA Error IRQ1 */ 68*4882a593Smuzhiyun #define SH_DMAC_BASE0 0xFC808020 69*4882a593Smuzhiyun #define SH_DMAC_BASE1 0xFCC08020 70*4882a593Smuzhiyun #endif 71*4882a593Smuzhiyun 72*4882a593Smuzhiyun #endif /* __ASM_SH_CPU_SH4_DMA_SH7780_H */ 73