1*4882a593Smuzhiyun# SPDX-License-Identifier: GPL-2.0 2*4882a593Smuzhiyun 3*4882a593Smuzhiyunccflags-$(CONFIG_PPC64) := $(NO_MINIMAL_TOC) 4*4882a593Smuzhiyun 5*4882a593Smuzhiyunmpic-msi-obj-$(CONFIG_PCI_MSI) += mpic_msi.o mpic_u3msi.o 6*4882a593Smuzhiyunobj-$(CONFIG_MPIC) += mpic.o $(mpic-msi-obj-y) 7*4882a593Smuzhiyunobj-$(CONFIG_MPIC_TIMER) += mpic_timer.o 8*4882a593Smuzhiyunobj-$(CONFIG_FSL_MPIC_TIMER_WAKEUP) += fsl_mpic_timer_wakeup.o 9*4882a593Smuzhiyunmpic-msgr-obj-$(CONFIG_MPIC_MSGR) += mpic_msgr.o 10*4882a593Smuzhiyunobj-$(CONFIG_MPIC) += mpic.o $(mpic-msi-obj-y) $(mpic-msgr-obj-y) 11*4882a593Smuzhiyunobj-$(CONFIG_PPC_EPAPR_HV_PIC) += ehv_pic.o 12*4882a593Smuzhiyunfsl-msi-obj-$(CONFIG_PCI_MSI) += fsl_msi.o 13*4882a593Smuzhiyunobj-$(CONFIG_PPC_MSI_BITMAP) += msi_bitmap.o 14*4882a593Smuzhiyun 15*4882a593Smuzhiyunobj-$(CONFIG_PPC_MPC106) += grackle.o 16*4882a593Smuzhiyunobj-$(CONFIG_PPC_DCR_NATIVE) += dcr-low.o 17*4882a593Smuzhiyunobj-$(CONFIG_PPC_PMI) += pmi.o 18*4882a593Smuzhiyunobj-$(CONFIG_U3_DART) += dart_iommu.o 19*4882a593Smuzhiyunobj-$(CONFIG_MMIO_NVRAM) += mmio_nvram.o 20*4882a593Smuzhiyunobj-$(CONFIG_FSL_SOC) += fsl_soc.o fsl_mpic_err.o 21*4882a593Smuzhiyunobj-$(CONFIG_FSL_PCI) += fsl_pci.o $(fsl-msi-obj-y) 22*4882a593Smuzhiyunobj-$(CONFIG_FSL_PMC) += fsl_pmc.o 23*4882a593Smuzhiyunobj-$(CONFIG_FSL_CORENET_RCPM) += fsl_rcpm.o 24*4882a593Smuzhiyunobj-$(CONFIG_FSL_LBC) += fsl_lbc.o 25*4882a593Smuzhiyunobj-$(CONFIG_FSL_GTM) += fsl_gtm.o 26*4882a593Smuzhiyunobj-$(CONFIG_FSL_85XX_CACHE_SRAM) += fsl_85xx_l2ctlr.o fsl_85xx_cache_sram.o 27*4882a593Smuzhiyunobj-$(CONFIG_FSL_RIO) += fsl_rio.o fsl_rmu.o 28*4882a593Smuzhiyunobj-$(CONFIG_TSI108_BRIDGE) += tsi108_pci.o tsi108_dev.o 29*4882a593Smuzhiyunobj-$(CONFIG_RTC_DRV_CMOS) += rtc_cmos_setup.o 30*4882a593Smuzhiyun 31*4882a593Smuzhiyunobj-$(CONFIG_PPC_INDIRECT_PCI) += indirect_pci.o 32*4882a593Smuzhiyunobj-$(CONFIG_PPC_I8259) += i8259.o 33*4882a593Smuzhiyunobj-$(CONFIG_IPIC) += ipic.o 34*4882a593Smuzhiyunobj-$(CONFIG_OF_RTC) += of_rtc.o 35*4882a593Smuzhiyun 36*4882a593Smuzhiyunobj-$(CONFIG_CPM) += cpm_common.o 37*4882a593Smuzhiyunobj-$(CONFIG_CPM2) += cpm2.o cpm2_pic.o cpm_gpio.o 38*4882a593Smuzhiyunobj-$(CONFIG_8xx_GPIO) += cpm_gpio.o 39*4882a593Smuzhiyunobj-$(CONFIG_QUICC_ENGINE) += cpm_common.o 40*4882a593Smuzhiyunobj-$(CONFIG_PPC_DCR) += dcr.o 41*4882a593Smuzhiyun 42*4882a593Smuzhiyunobj-$(CONFIG_PPC_MPC512x) += mpc5xxx_clocks.o 43*4882a593Smuzhiyunobj-$(CONFIG_PPC_MPC52xx) += mpc5xxx_clocks.o 44*4882a593Smuzhiyun 45*4882a593Smuzhiyunifdef CONFIG_SUSPEND 46*4882a593Smuzhiyunobj-$(CONFIG_PPC_BOOK3S_32) += 6xx-suspend.o 47*4882a593Smuzhiyunendif 48*4882a593Smuzhiyun 49*4882a593Smuzhiyunobj-$(CONFIG_PPC_EARLY_DEBUG_MEMCONS) += udbg_memcons.o 50*4882a593Smuzhiyun 51*4882a593Smuzhiyunobj-$(CONFIG_PPC_XICS) += xics/ 52*4882a593Smuzhiyunobj-$(CONFIG_PPC_XIVE) += xive/ 53*4882a593Smuzhiyun 54*4882a593Smuzhiyunobj-$(CONFIG_GE_FPGA) += ge/ 55