xref: /OK3568_Linux_fs/kernel/arch/mips/txx9/generic/smsc_fdc37m81x.c (revision 4882a59341e53eb6f0b4789bf948001014eff981)
1*4882a593Smuzhiyun /*
2*4882a593Smuzhiyun  * Interface for smsc fdc48m81x Super IO chip
3*4882a593Smuzhiyun  *
4*4882a593Smuzhiyun  * Author: MontaVista Software, Inc. source@mvista.com
5*4882a593Smuzhiyun  *
6*4882a593Smuzhiyun  * 2001-2003 (c) MontaVista Software, Inc. This file is licensed under
7*4882a593Smuzhiyun  * the terms of the GNU General Public License version 2. This program
8*4882a593Smuzhiyun  * is licensed "as is" without any warranty of any kind, whether express
9*4882a593Smuzhiyun  * or implied.
10*4882a593Smuzhiyun  *
11*4882a593Smuzhiyun  * Copyright 2004 (c) MontaVista Software, Inc.
12*4882a593Smuzhiyun  */
13*4882a593Smuzhiyun #include <linux/init.h>
14*4882a593Smuzhiyun #include <linux/types.h>
15*4882a593Smuzhiyun #include <asm/io.h>
16*4882a593Smuzhiyun #include <asm/txx9/smsc_fdc37m81x.h>
17*4882a593Smuzhiyun 
18*4882a593Smuzhiyun /* Common Registers */
19*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONFIG_INDEX  0x00
20*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONFIG_DATA   0x01
21*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONF	     0x02
22*4882a593Smuzhiyun #define SMSC_FDC37M81X_INDEX	     0x03
23*4882a593Smuzhiyun #define SMSC_FDC37M81X_DNUM	     0x07
24*4882a593Smuzhiyun #define SMSC_FDC37M81X_DID	     0x20
25*4882a593Smuzhiyun #define SMSC_FDC37M81X_DREV	     0x21
26*4882a593Smuzhiyun #define SMSC_FDC37M81X_PCNT	     0x22
27*4882a593Smuzhiyun #define SMSC_FDC37M81X_PMGT	     0x23
28*4882a593Smuzhiyun #define SMSC_FDC37M81X_OSC	     0x24
29*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONFPA0	     0x26
30*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONFPA1	     0x27
31*4882a593Smuzhiyun #define SMSC_FDC37M81X_TEST4	     0x2B
32*4882a593Smuzhiyun #define SMSC_FDC37M81X_TEST5	     0x2C
33*4882a593Smuzhiyun #define SMSC_FDC37M81X_TEST1	     0x2D
34*4882a593Smuzhiyun #define SMSC_FDC37M81X_TEST2	     0x2E
35*4882a593Smuzhiyun #define SMSC_FDC37M81X_TEST3	     0x2F
36*4882a593Smuzhiyun 
37*4882a593Smuzhiyun /* Logical device numbers */
38*4882a593Smuzhiyun #define SMSC_FDC37M81X_FDD	     0x00
39*4882a593Smuzhiyun #define SMSC_FDC37M81X_SERIAL1	     0x04
40*4882a593Smuzhiyun #define SMSC_FDC37M81X_SERIAL2	     0x05
41*4882a593Smuzhiyun #define SMSC_FDC37M81X_KBD	     0x07
42*4882a593Smuzhiyun 
43*4882a593Smuzhiyun /* Logical device Config Registers */
44*4882a593Smuzhiyun #define SMSC_FDC37M81X_ACTIVE	     0x30
45*4882a593Smuzhiyun #define SMSC_FDC37M81X_BASEADDR0     0x60
46*4882a593Smuzhiyun #define SMSC_FDC37M81X_BASEADDR1     0x61
47*4882a593Smuzhiyun #define SMSC_FDC37M81X_INT	     0x70
48*4882a593Smuzhiyun #define SMSC_FDC37M81X_INT2	     0x72
49*4882a593Smuzhiyun #define SMSC_FDC37M81X_MODE	     0xF0
50*4882a593Smuzhiyun 
51*4882a593Smuzhiyun /* Chip Config Values */
52*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONFIG_ENTER  0x55
53*4882a593Smuzhiyun #define SMSC_FDC37M81X_CONFIG_EXIT   0xaa
54*4882a593Smuzhiyun #define SMSC_FDC37M81X_CHIP_ID	     0x4d
55*4882a593Smuzhiyun 
56*4882a593Smuzhiyun static unsigned long g_smsc_fdc37m81x_base;
57*4882a593Smuzhiyun 
smsc_fdc37m81x_rd(unsigned char index)58*4882a593Smuzhiyun static inline unsigned char smsc_fdc37m81x_rd(unsigned char index)
59*4882a593Smuzhiyun {
60*4882a593Smuzhiyun 	outb(index, g_smsc_fdc37m81x_base + SMSC_FDC37M81X_CONFIG_INDEX);
61*4882a593Smuzhiyun 
62*4882a593Smuzhiyun 	return inb(g_smsc_fdc37m81x_base + SMSC_FDC37M81X_CONFIG_DATA);
63*4882a593Smuzhiyun }
64*4882a593Smuzhiyun 
smsc_dc37m81x_wr(unsigned char index,unsigned char data)65*4882a593Smuzhiyun static inline void smsc_dc37m81x_wr(unsigned char index, unsigned char data)
66*4882a593Smuzhiyun {
67*4882a593Smuzhiyun 	outb(index, g_smsc_fdc37m81x_base + SMSC_FDC37M81X_CONFIG_INDEX);
68*4882a593Smuzhiyun 	outb(data, g_smsc_fdc37m81x_base + SMSC_FDC37M81X_CONFIG_DATA);
69*4882a593Smuzhiyun }
70*4882a593Smuzhiyun 
smsc_fdc37m81x_config_beg(void)71*4882a593Smuzhiyun void smsc_fdc37m81x_config_beg(void)
72*4882a593Smuzhiyun {
73*4882a593Smuzhiyun 	if (g_smsc_fdc37m81x_base) {
74*4882a593Smuzhiyun 		outb(SMSC_FDC37M81X_CONFIG_ENTER,
75*4882a593Smuzhiyun 		     g_smsc_fdc37m81x_base + SMSC_FDC37M81X_CONFIG_INDEX);
76*4882a593Smuzhiyun 	}
77*4882a593Smuzhiyun }
78*4882a593Smuzhiyun 
smsc_fdc37m81x_config_end(void)79*4882a593Smuzhiyun void smsc_fdc37m81x_config_end(void)
80*4882a593Smuzhiyun {
81*4882a593Smuzhiyun 	if (g_smsc_fdc37m81x_base)
82*4882a593Smuzhiyun 		outb(SMSC_FDC37M81X_CONFIG_EXIT,
83*4882a593Smuzhiyun 		     g_smsc_fdc37m81x_base + SMSC_FDC37M81X_CONFIG_INDEX);
84*4882a593Smuzhiyun }
85*4882a593Smuzhiyun 
smsc_fdc37m81x_config_get(u8 reg)86*4882a593Smuzhiyun u8 smsc_fdc37m81x_config_get(u8 reg)
87*4882a593Smuzhiyun {
88*4882a593Smuzhiyun 	u8 val = 0;
89*4882a593Smuzhiyun 
90*4882a593Smuzhiyun 	if (g_smsc_fdc37m81x_base)
91*4882a593Smuzhiyun 		val = smsc_fdc37m81x_rd(reg);
92*4882a593Smuzhiyun 
93*4882a593Smuzhiyun 	return val;
94*4882a593Smuzhiyun }
95*4882a593Smuzhiyun 
smsc_fdc37m81x_config_set(u8 reg,u8 val)96*4882a593Smuzhiyun void smsc_fdc37m81x_config_set(u8 reg, u8 val)
97*4882a593Smuzhiyun {
98*4882a593Smuzhiyun 	if (g_smsc_fdc37m81x_base)
99*4882a593Smuzhiyun 		smsc_dc37m81x_wr(reg, val);
100*4882a593Smuzhiyun }
101*4882a593Smuzhiyun 
smsc_fdc37m81x_init(unsigned long port)102*4882a593Smuzhiyun unsigned long __init smsc_fdc37m81x_init(unsigned long port)
103*4882a593Smuzhiyun {
104*4882a593Smuzhiyun 	const int field = sizeof(unsigned long) * 2;
105*4882a593Smuzhiyun 	u8 chip_id;
106*4882a593Smuzhiyun 
107*4882a593Smuzhiyun 	if (g_smsc_fdc37m81x_base)
108*4882a593Smuzhiyun 		pr_warn("%s: stepping on old base=0x%0*lx\n", __func__, field,
109*4882a593Smuzhiyun 			g_smsc_fdc37m81x_base);
110*4882a593Smuzhiyun 
111*4882a593Smuzhiyun 	g_smsc_fdc37m81x_base = port;
112*4882a593Smuzhiyun 
113*4882a593Smuzhiyun 	smsc_fdc37m81x_config_beg();
114*4882a593Smuzhiyun 
115*4882a593Smuzhiyun 	chip_id = smsc_fdc37m81x_rd(SMSC_FDC37M81X_DID);
116*4882a593Smuzhiyun 	if (chip_id == SMSC_FDC37M81X_CHIP_ID)
117*4882a593Smuzhiyun 		smsc_fdc37m81x_config_end();
118*4882a593Smuzhiyun 	else {
119*4882a593Smuzhiyun 		pr_warn("%s: unknown chip id 0x%02x\n", __func__, chip_id);
120*4882a593Smuzhiyun 		g_smsc_fdc37m81x_base = 0;
121*4882a593Smuzhiyun 	}
122*4882a593Smuzhiyun 
123*4882a593Smuzhiyun 	return g_smsc_fdc37m81x_base;
124*4882a593Smuzhiyun }
125*4882a593Smuzhiyun 
126*4882a593Smuzhiyun #ifdef DEBUG
smsc_fdc37m81x_config_dump_one(const char * key,u8 dev,u8 reg)127*4882a593Smuzhiyun static void smsc_fdc37m81x_config_dump_one(const char *key, u8 dev, u8 reg)
128*4882a593Smuzhiyun {
129*4882a593Smuzhiyun 	pr_info("%s: dev=0x%02x reg=0x%02x val=0x%02x\n", key, dev, reg,
130*4882a593Smuzhiyun 		smsc_fdc37m81x_rd(reg));
131*4882a593Smuzhiyun }
132*4882a593Smuzhiyun 
smsc_fdc37m81x_config_dump(void)133*4882a593Smuzhiyun void smsc_fdc37m81x_config_dump(void)
134*4882a593Smuzhiyun {
135*4882a593Smuzhiyun 	u8 orig;
136*4882a593Smuzhiyun 	const char *fname = __func__;
137*4882a593Smuzhiyun 
138*4882a593Smuzhiyun 	smsc_fdc37m81x_config_beg();
139*4882a593Smuzhiyun 
140*4882a593Smuzhiyun 	orig = smsc_fdc37m81x_rd(SMSC_FDC37M81X_DNUM);
141*4882a593Smuzhiyun 
142*4882a593Smuzhiyun 	pr_info("%s: common\n", fname);
143*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_NONE,
144*4882a593Smuzhiyun 				       SMSC_FDC37M81X_DNUM);
145*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_NONE,
146*4882a593Smuzhiyun 				       SMSC_FDC37M81X_DID);
147*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_NONE,
148*4882a593Smuzhiyun 				       SMSC_FDC37M81X_DREV);
149*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_NONE,
150*4882a593Smuzhiyun 				       SMSC_FDC37M81X_PCNT);
151*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_NONE,
152*4882a593Smuzhiyun 				       SMSC_FDC37M81X_PMGT);
153*4882a593Smuzhiyun 
154*4882a593Smuzhiyun 	pr_info("%s: keyboard\n", fname);
155*4882a593Smuzhiyun 	smsc_dc37m81x_wr(SMSC_FDC37M81X_DNUM, SMSC_FDC37M81X_KBD);
156*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_KBD,
157*4882a593Smuzhiyun 				       SMSC_FDC37M81X_ACTIVE);
158*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_KBD,
159*4882a593Smuzhiyun 				       SMSC_FDC37M81X_INT);
160*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_KBD,
161*4882a593Smuzhiyun 				       SMSC_FDC37M81X_INT2);
162*4882a593Smuzhiyun 	smsc_fdc37m81x_config_dump_one(fname, SMSC_FDC37M81X_KBD,
163*4882a593Smuzhiyun 				       SMSC_FDC37M81X_LDCR_F0);
164*4882a593Smuzhiyun 
165*4882a593Smuzhiyun 	smsc_dc37m81x_wr(SMSC_FDC37M81X_DNUM, orig);
166*4882a593Smuzhiyun 
167*4882a593Smuzhiyun 	smsc_fdc37m81x_config_end();
168*4882a593Smuzhiyun }
169*4882a593Smuzhiyun #endif
170