Home
last modified time | relevance | path

Searched refs:REG_DDC_D2_SRAM_BASEADDR (Results 1 – 25 of 26) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/maserati/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_ddc.h411 #define REG_DDC_D2_SRAM_BASEADDR REG_DDC_77_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/
H A Dmhal_hdmi.c3077 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/
H A Dmhal_hdmi.c3814 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/
H A Dmhal_hdmi.c5421 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/
H A Dmhal_hdmi.c5523 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/
H A Dmhal_hdmi.c5560 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/
H A Dmhal_hdmi.c5523 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/
H A Dmhal_hdmi.c5536 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/
H A Dmhal_hdmi.c5560 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/
H A Dmhal_hdmi.c6124 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/
H A Dmhal_hdmi.c6127 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/
H A Dmhal_hdmi.c5842 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/
H A Dmhal_hdmi.c6130 … DDC_WRITE_MASK(REG_DDC_D2_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI2),REG_DDC_D2_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()

12