| /utopia/UTPA2-700.0.x/modules/xc/hal/mustang/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 404 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 415 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/maldives/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 404 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 415 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/maserati/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|
| /utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/ |
| H A D | hwreg_ddc.h | 170 #define REG_DDC_22_L (REG_DDC_BASE + 0x44) macro 362 #define REG_DDC_SRAM_SEL REG_DDC_22_L 418 #define REG_DDC_DVI0_EN (REG_DDC_22_L)//H 429 #define REG_DDC_DVI0_WP (REG_DDC_22_L)//H
|